SEMICONDUCTOR LEARNING & KNOWLEDGE ACADEMY

ศูนย์รวมการเรียนรู้ 83 หัวข้อและบทความวิศวกรรมเซมิคอนดักเตอร์

ยกระดับทักษะสู่วิศวกรเซมิคอนดักเตอร์ระดับสากลด้วยหลักสูตร 83 หัวข้อใน 6 สายอาชีพ, คลังบทความวิจัยเชิงลึก และห้องแล็บจำลอง ตั้งแต่วิทยาการฟิสิกส์อุปกรณ์, การออกแบบวงจรดิจิทัล/แอนะล็อก, บรรจุภัณฑ์ชิปเล็ตขั้นสูง จนถึงกระบวนการผลิตและการวิเคราะห์ความล้มเหลว

⚡
Semiconductor Apprentice
ระดับ 1 · บันทึกความก้าวหน้าอัตโนมัติ
Overall Progress 0% (0 / 83)
🔍

เริ่มเรียน MOSFET จากจุดที่เหมาะกับคุณ

เลือก 3 ข้อ แล้วเริ่มบทเรียนหรือทดลองได้ทันที ไม่ต้องสมัครสมาชิก

💻 Track 1: Digital ASIC, Logic Synthesis & Signoff 23 Topics
AI ACCELERATOR
AI Chip Design | GPU, TPU, NPU, Systolic Array | SemiMatrix
เรียนรู้ AI Chip Design ภาษาไทย ครอบคลุม GPU, TPU, NPU, systolic array, memory wall และภาพรวมฮาร์ดแวร์สำหรับงาน AI สมัยใหม่
AI ACCELERATOR→
CDC ANALYSIS
Clock Domain Crossing (CDC) & Lint Analysis | SemiMatrix
Clock Domain Crossing (CDC) & Lint Analysis — เจาะลึกฟิสิกส์ Metastability, สมการคำนวณ MTBF, สถาปัตยกรรม Asynchronous FIFO Gray Code, Pulse Synchronizers และการวิเคราะห์ SpyGlass CDC
Interactive Lab→
CMOS CIRCUITS
CMOS Digital Logic Architecture | Static CMOS, Transmission Gates & Logical Effort | SemiMatrix
เจาะลึกสถาปัตยกรรมวงจรดิจิทัล CMOS: การวิเคราะห์ VTC, สวิตชิ่งเกรด Transmission Gates, ทฤษฎี Logical Effort, Dynamic & Domino Logic และฟิสิกส์ของฟลิปฟลอปในระดับนาโนเมตร
CMOS CIRCUITS→
PHYSICAL DESIGN
Clock Tree Synthesis (CTS & CCOpt) | SemiMatrix
Clock Tree Synthesis (CTS) — เจาะลึกสถาปัตยกรรมกระจายสัญญาณนาฬิกา H-Tree, Clock Mesh, Multi-Source CTS, Useful Skew Scheduling, OCV Derating, และ Cadence CCOpt / Synopsys Innovus
Interactive Lab→
DFT & TEST
Design for Testability (DFT) & ATPG Systems | SemiMatrix
Design for Testability (DFT) Systems — เจาะลึก Scan Chain Insertion, ATPG Fault Models (Stuck-At, At-Speed Transition), Test Compression (EDT), MBIST March C+ และ IEEE 1149.1 JTAG TAP Controller
Interactive Lab→
PHYSICAL SIGNOFF
DRC / LVS / ERC Physical Verification & Signoff (Siemens Calibre) | SemiMatrix
DRC / LVS / ERC Physical Verification — เจาะลึกกระบวนการ Signoff ระดับ Sub-3nm ด้วย Siemens Calibre, SVRF Rule Decks, Antenna Ratio, Latch-up Protection และ FinFET/GAAFET Cut-Metal Rules
Interactive Lab→
EDA & PDK SETUP
EDA Tools & PDK | Synopsys, Cadence, Siemens | SemiMatrix
เรียนรู้ EDA Tools และ PDK ภาษาไทย ครอบคลุม Synopsys, Cadence, Siemens EDA, standard cell library, IP ecosystem และ design flow
EDA & PDK SETUP→
EQUIVALENCE
Logic Equivalence Checking (LEC & Formality) | SemiMatrix
Logic Equivalence Checking (LEC) — เจาะลึกการเปรียบเทียบความถูกต้องเชิงตรรกะระดับ Gate-Level ด้วย Synopsys Formality, Cadence Conformal, BDD/SAT Solvers, Compare Points Mapping และ Functional ECO Flow
EQUIVALENCE→
FLOORPLAN & POWER
Floorplanning & Power Network Planning | Macro Placement, BSPDN & IR-Drop | SemiMatrix
เจาะลึกกระบวนการ Floorplanning และ Power Network Planning ในการออกแบบชิประดับสูง: Core/Die Sizing, Macro Placement, Backside Power Delivery (BSPDN), Decap Budgeting และการวิเคราะห์ IR-Drop
Interactive Lab→
FORMAL VERIFY
Formal Verification & Model Checking (SVA & JasperGold) | SemiMatrix
Formal Verification & Model Checking — เจาะลึกระเบียบวิธีพิสูจน์ทางคณิตศาสตร์, SystemVerilog Assertions (SVA), SAT/SMT Solvers, Bounded Model Checking (BMC) และ Cadence JasperGold / Synopsys VC Formal
FORMAL VERIFY→
VOLTAGE DROP
IR Drop & EM Analysis | SemiMatrix
IR Drop & EM Analysis — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
Interactive Lab→
LOW POWER UPF
Low-Power IC Design & UPF 3.0 | Power Gating, DVFS & Multi-Vt | SemiMatrix
เจาะลึกเทคนิคการออกแบบวงจรรวมพลังงานต่ำ (Low-Power IC Design): Clock Gating, Power Gating (MTCMOS), Level Shifters, Isolation Cells, DVFS และมาตรฐาน IEEE 1801 (UPF 3.0)
LOW POWER UPF→
SRAM & MEMORY
Memory Technology | SRAM, DRAM, NAND Flash, HBM | SemiMatrix
เรียนรู้ Memory Technology ภาษาไทย ครอบคลุม SRAM, DRAM, NAND Flash, HBM และ MRAM พร้อมโครงสร้าง การทำงาน และแนวโน้มสำคัญของตลาด
SRAM & MEMORY→
NEUROMORPHIC
Neuromorphic & ReRAM | SemiMatrix
Neuromorphic & ReRAM — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
NEUROMORPHIC→
EXTRACTION PEX
Parasitic Extraction (PEX & StarRC) | SemiMatrix
Parasitic Extraction (PEX) — เจาะลึกการสกัดความต้านทานและความจุไฟฟ้าแฝง (RC/RCC) ด้วย Synopsys StarRC, Cadence Quantus, 3D Field Solvers, โครงสร้างไฟล์ SPEF และ Middle-of-Line Parasitics ในระดับ Sub-3nm
EXTRACTION PEX→
PLACE & ROUTE
Place & Route (P&R) Engineering | Placement, Routing & Timing Closure | SemiMatrix
เจาะลึกกระบวนการ Place and Route (P&R) ในการออกแบบวงจรรวมระดับสูง: Analytical Placement, Global/Detailed Routing, Clock-Concurrent Optimization (CCOpt), Antenna Diode Mitigation และการปิด Timing ในโหนดขั้นสูง
Interactive Lab→
RTL ARCHITECTURE
RTL Design & Digital Microarchitectures | Synthesizable SystemVerilog, Pipelining & FSM | SemiMatrix
เจาะลึกสถาปัตยกรรมดิจิทัลและการออกแบบ RTL ระดับมืออาชีพ: Synthesizable SystemVerilog, การจัดการ Hazards ใน Pipelining, สถาปัตยกรรม 3-Always FSM, Valid-Ready Handshake และ FIFO
Interactive Lab→
SIGNAL INTEGRITY
Signal Integrity & Crosstalk Analysis (PrimeTime SI & RedHawk) | SemiMatrix
Signal Integrity (SI) & Crosstalk Analysis — เจาะลึกฟิสิกส์ Crosstalk Glitch, Dynamic IR-Drop, Electromigration (Black
SIGNAL INTEGRITY→
STA & SDC
Static Timing Analysis (STA) & SDC Constraints | SemiMatrix
Static Timing Analysis (STA) & SDC Constraints — เจาะลึกการวิเคราะห์ Setup/Hold Slack, SDC Command Reference, Synopsys PrimeTime, OCV/AOCV/POCV Statistical Variation และ Multi-Corner Multi-Mode (MCMM) Signoff
STA & SDC→
SYNTHESIS
Logic Synthesis & Optimization (Design Compiler & Genus) | SemiMatrix
Logic Synthesis & Optimization — เจาะลึกการแปลง RTL เป็น Gate-Level Netlist ด้วย Synopsys Design Compiler, Cadence Genus, Multi-Vth Swapping, Clock Gating Insertion และ PPA Pareto Optimization
Interactive Lab→
SYSTEMVERILOG UVM
Universal Verification Methodology (UVM) | SystemVerilog OOP, TLM 2.0 & Coverage | SemiMatrix
เจาะลึกการตรวจสอบความถูกต้องของวงจรรวมระดับมืออาชีพด้วย UVM (IEEE 1800.2): สถาปัตยกรรม Component Hierarchy, กลไก Phasing & Objections, UVM Factory Overrides, TLM 2.0 Analysis Ports, Constrained-Random Sequences และ Coverage-Driven Verification (CDV)
Interactive Lab→
VHDL / FPGA
VHDL | SemiMatrix
VHDL — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
Interactive Lab→
VLSI OVERVIEW
VLSI & Circuit Design | Standard Cell, Timing, Place & Route | SemiMatrix
เรียนรู้ VLSI Design Flow ภาษาไทย ตั้งแต่ RTL, synthesis, timing analysis, place & route ไปจนถึง signoff และ tapeout
VLSI OVERVIEW→
📦 Track 2: 2.5D/3D Advanced Packaging & Novel Interconnects 11 Topics
2D MATERIALS
2D Materials (MoS₂ / WSe₂) | SemiMatrix
2D Materials (MoS₂ / WSe₂) — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
2D MATERIALS→
2.5D/3D INTEGRATION
Advanced Packaging Technology (2.5D & 3D) | SemiMatrix
เรียนรู้ Advanced Packaging ภาษาไทย ครอบคลุม CoWoS, SoIC, Foveros, FOWLP, HBM stacking, chiplet ecosystem และแนวโน้มสำคัญของอุตสาหกรรม
Interactive Lab→
BACKSIDE POWER
Backside Power Delivery (BSPDN) | SemiMatrix
Backside Power Delivery (BSPDN) — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
BACKSIDE POWER→
EMI / EMC SHIELDING
EMI / EMC Filtering & Noise Suppression | Common-Mode, LISN & CISPR 25 | SemiMatrix
เจาะลึกวิศวกรรม EMI / EMC: สัญญาณรบกวน Conducted & Radiated Emissions, วงจรกรอง Common-Mode และ Differential-Mode, การออกแบบ Common Mode Choke, มาตรฐาน CISPR 25 และเทคนิค PCB Return Path
EMI / EMC SHIELDING→
CHIPLETS
HBM3E / HBM4 & UCIe Chiplet Interconnects | SemiMatrix
HBM3E / HBM4 & UCIe Chiplet Interconnects — เจาะลึกสถาปัตยกรรม High-Bandwidth Memory (3.2+ TB/s), มาตรฐาน UCIe 1.0/2.0, 2.5D CoWoS/EMIB, Direct Cu-Cu Hybrid Bonding และการแก้ปัญหา AI Memory Wall
Interactive Lab→
OSAT ASSEMBLY
OSAT & Assembly Flow | SemiMatrix
OSAT & Assembly Flow — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
OSAT ASSEMBLY→
SILICON PHOTONICS
Photonic Integration | SemiMatrix
Photonic Integration — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
SILICON PHOTONICS→
NOVEL MATERIALS
topic-ru-beol.html
Ruthenium & Molybdenum Alternative BEOL (<15nm) — เจาะลึกฟิสิกส์การก้าวข้ามกำแพงความต้านทานทองแดง (Copper Resistivity Wall), ทฤษฎี Fuchs-Sondheimer, Semi-Damascene Etching และ Air-Gap Integration ระดับ Sub-2nm
NOVEL MATERIALS→
TAPEOUT SIGNOFF
GDSII / OASIS Tape-out & Mask Data Prep Flow | SemiMatrix
GDSII / OASIS Tape-out & Mask Data Prep Flow — เจาะลึกกระบวนการส่งมอบงานผลิตชิป (Foundry Handoff), Mask Fracturing, Optical Proximity Correction (OPC), PCM Test Frames และ Tape-out Signoff Checklist
Interactive Lab→
THERMAL MGMT
Thermal Management & Rth Model | SemiMatrix
Thermal Management & Rth Model — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
Interactive Lab→
WBG PHYSICS
Wide-Bandgap Materials (SiC/GaN) | SemiMatrix
Wide-Bandgap Materials (SiC/GaN) — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
WBG PHYSICS→
⚡ Track 3: Power Semiconductor Devices & EV Powertrains 9 Topics
GAN & SIC POWER
GaAs & GaN RF/Power Devices | SemiMatrix
GaAs & GaN MMIC — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
GAN & SIC POWER→
EV INVERTER & OBC
EV Traction Inverter & OBC | SemiMatrix
EV Traction Inverter & OBC — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
Interactive Lab→
IGBT DEVICES
IGBT & High-Voltage Power Diodes | SemiMatrix
IGBT & High-Voltage Power Diodes — เจาะลึกฟิสิกส์ Conductivity Modulation, สถาปัตยกรรม Trench Field-Stop (TFS), ปรากฏการณ์ Tail Current ($E_{\text{off}}$), Short-Circuit SOA และไดโอด JBS/MPS
Interactive Lab→
CONVERTER TOPOLOGY
Power Electronics & Conversion Topologies | Buck/Boost, LLC Resonant & Soft-Switching | SemiMatrix
เจาะลึกสถาปัตยกรรม Power Electronics: วงจรแปลงผันพลังงาน Buck/Boost, LLC Resonant Converters, เทคนิค Soft-Switching (ZVS/ZCS), การคำนวณ Switching Losses, Gate Driver Design และระบบ 800V EV Inverter
Interactive Lab→
POWER MODULES
Power Modules Packaging & Reliability | SemiMatrix
DBC / AMB Substrate & Die Attach — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
POWER MODULES→
RELIABILITY AQG324
Power Semiconductor Reliability & Qualification (AEC-Q101 & AQG324) | SemiMatrix
Power Semiconductor Reliability & Qualification — เจาะลึกการทดสอบความน่าเชื่อถือระดับยานยนต์ AEC-Q101 / AQG324, แบบจำลอง Arrhenius & Peck
RELIABILITY AQG324→
POWER PHYSICS
Power Semiconductor | IGBT, SiC MOSFET, GaN | SemiMatrix
เรียนรู้ Power Semiconductor ภาษาไทย ครอบคลุม IGBT, SiC MOSFET, GaN HEMT และ power diode สำหรับงาน EV, พลังงาน และระบบกำลังสมัยใหม่
Interactive Lab→
WIDE BANDGAP
Silicon Carbide (SiC) MOSFETs — Planar & Trench | SemiMatrix
Silicon Carbide (SiC) Power MOSFETs — เจาะลึกฟิสิกส์ 4H-SiC Wide Bandgap, Baliga
Interactive Lab→
1500V RENEWABLE
Solar Inverters & High-Efficiency DC-DC Converters | SemiMatrix
Solar Inverters & High-Efficiency DC-DC Converters — เจาะลึกอัลกอริทึม MPPT Incremental Conductance, วงจร LLC Resonant ZVS, สถาปัตยกรรม 3-Level T-NPC Inverter, สวิตช์ 1500V SiC/GaN และมาตรฐานเชื่อมต่อกริด IEEE 1547
Interactive Lab→
📡 Track 4: RF, MM-Wave & Precision Analog IC Design 17 Topics
ANALOG BASICS
Analog IC Design Fundamentals | Current Mirrors, Differential Pairs & Noise | SemiMatrix
เจาะลึกรากฐานการออกแบบวงจรรวมแอนะล็อก (Analog IC Design): พารามิเตอร์สัญญาณขนาดเล็ก (gm, ro), วงจรสะท้อนกระแส Cascode, วงจรขยายผลต่าง (Differential Pair), การวิเคราะห์ CMRR/PSRR, สัญญาณรบกวน (Noise) และ Common-Centroid Matching
Interactive Lab→
PRECISION ANALOG
Bandgap Voltage Reference & LDO Regulators | SemiMatrix
Bandgap Voltage Reference & LDO Regulators — เจาะลึกฟิสิกส์ PTAT/CTAT ชดเชยอุณหภูมิ, Brokaw Cell, Sub-1V Banba Topology, เสถียรภาพ LDO Pole-Zero, ESR Zero และ PSRR Optimization
Interactive Lab→
SIGE BICMOS
SiGe BiCMOS Technology | SemiMatrix
SiGe BiCMOS Technology — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
SIGE BICMOS→
EM 3D SIMULATION
EM Simulation (HFSS/Momentum) | SemiMatrix
EM Simulation (HFSS/Momentum) — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
EM 3D SIMULATION→
NOISE & LOAD-PULL
Noise Figure & Load-Pull Characterization | SemiMatrix
Noise Figure & Load-Pull Characterization — เจาะลึกพารามิเตอร์สัญญาณรบกวน 4 ตัว ($F_{\text{min}}, R_n, \Gamma_{\text{opt}}$), วงกลม Noise Circles, การวัด Y-Factor/Cold-Source และ Harmonic Load-Pull สำหรับ RF Power Amplifiers
NOISE & LOAD-PULL→
ON-WAFER PROBING
On-Wafer RF Probing | SemiMatrix
On-Wafer RF Probing — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
ON-WAFER PROBING→
OP-AMP & OTA
Op-Amp & OTA Design (Telescopic, Folded-Cascode & Miller) | SemiMatrix
Op-Amp & OTA Design — เจาะลึกสถาปัตยกรรม Telescopic, Folded-Cascode, Two-Stage Miller OTA, Pole Splitting, RHP Zero Nulling, Common-Mode Feedback (CMFB) และการปรับแต่ง Phase Margin
Interactive Lab→
PLL & FREQ SYNTH
VCO & Phase-Locked Loop (PLL) Synthesis | LC-Tank, Leeson's Noise & Charge-Pump | SemiMatrix
เจาะลึกสถาปัตยกรรมการสังเคราะห์ความถี่: วงจรกำเนิดสัญญาณ LC-Tank VCO, โมเดล Phase Noise ของ Leeson และ Hajimiri ISF, Charge-Pump PLL Type-II, Fractional-N Delta-Sigma Modulation และ All-Digital PLL (ADPLL)
Interactive Lab→
RF ARCHITECTURE
RF & Analog Circuit Design | LNA, PA, PLL, ADC | SemiMatrix
เรียนรู้ RF และ Analog Circuit Design ภาษาไทย ครอบคลุม LNA, power amplifier, PLL, ADC/DAC, noise figure และพื้นฐานงานออกแบบสำหรับ 5G และ IoT
RF ARCHITECTURE→
RF FRONT-END
RF Front-End Circuit Blocks Design (LNA, Mixer, PA) | SemiMatrix
RF Front-End Circuit Blocks Design — เจาะลึกการออกแบบวงจร LNA Inductive Degeneration ($50\Omega$ Noise Match), Gilbert Cell Active Mixer, Class A/AB/E/F Power Amplifiers, IIP3, P1dB และ PAE
RF FRONT-END→
RF LAYOUT & GUARD
RF Layout Techniques | SemiMatrix
RF Layout Techniques — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
Interactive Lab→
ON-CHIP PASSIVES
On-Chip Inductor & Capacitor | SemiMatrix
On-Chip Inductor & Capacitor — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
ON-CHIP PASSIVES→
S-PARAMETERS
S-Parameters & Smith Chart Analysis | SemiMatrix
S-Parameters & Smith Chart Analysis — เจาะลึกเมทริกซ์ Scattering Parameters ($S_{11}, S_{21}, S_{12}, S_{22}$), การแปลง Bilinear บน Smith Chart, Rollett Stability Factor ($K > 1$) และ On-Wafer De-embedding (TRL/Open-Short)
S-PARAMETERS→
RF-SOI 5G/6G
RF-SOI Process & High-Resistivity Substrates | SemiMatrix
RF-SOI Process & High-Resistivity Substrates — เจาะลึกเทคโนโลยี Silicon-on-Insulator สำหรับงานความถี่สูง, ชั้น Trap-Rich Polysilicon, การขจัด Harmonic Distortion ($HD_2/HD_3$), สวิตช์สายอากาศ 5G ($R_{\text{on}} \cdot C_{\text{off}}$) และ GlobalFoundries 45RFSOI
RF-SOI 5G/6G→
SPICE SIMULATION
SPICE Circuit Simulation Engines | MNA, BSIM-CMG & Statistical Signoff | SemiMatrix
เจาะลึกอัลกอริทึมและการทำงานของ SPICE Simulation: Modified Nodal Analysis (MNA), Numerical Integration, Newton-Raphson Convergence, BSIM-CMG Compact Models และ Monte Carlo Variation Analysis
Interactive Lab→
TRANSMISSION LINES
Transmission Lines & Matching | SemiMatrix
Transmission Lines & Matching — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
TRANSMISSION LINES→
VNA CALIBRATION
VNA Calibration & S-Param Meas. | SemiMatrix
VNA Calibration & S-Param Meas. — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
VNA CALIBRATION→
🏭 Track 5: Fab Nanomanufacturing & Advanced Lithography 12 Topics
CD & OVERLAY
Coverage-Driven Verification | SemiMatrix
Coverage-Driven Verification — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
CD & OVERLAY→
CFET 3D STACK
CFET Architecture | SemiMatrix
CFET Architecture — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
CFET 3D STACK→
DEVICE PHYSICS
Semiconductor Device Physics | Band Theory, Carrier Transport, Quantum Effects | SemiMatrix
เรียนรู้ฟิสิกส์อุปกรณ์สารกึ่งตัวนำ (Semiconductor Device Physics) ครอบคลุม Band Theory, PN Junction, BJT, MOSFET, 2DEG และ Nanoscale Quantum Effects พร้อมแบบจำลองทางคณิตศาสตร์ระดับอุตสาหกรรม
DEVICE PHYSICS→
MULTI PATTERNING
Double Pulse Test (DPT) | SemiMatrix
Double Pulse Test (DPT) — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
MULTI PATTERNING→
FINFET TECH
FinFET Design Rules | SemiMatrix
FinFET Design Rules — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
Interactive Lab→
HIGH-NA EUV
High-NA EUV (ASML EXE:5000) | SemiMatrix
High-NA EUV (ASML EXE:5000) — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
Interactive Lab→
FAB PROCESS FLOW
IC Manufacturing Process | EUV Lithography, CVD, ALD, CMP | SemiMatrix
เรียนรู้กระบวนการผลิต IC ภาษาไทย ตั้งแต่ photolithography, EUV, CVD/ALD, plasma etching, CMP และ ion implantation ไปจนถึง CMOS process flow
Interactive Lab→
INTEL 18A / POWVIA
Intel 18A — 1.8nm RibbonFET + PowerVia | SemiMatrix
เจาะลึกเทคโนโลยี Intel 18A พร้อม RibbonFET, PowerVia, สถานะ ramp และบทบาทของโหนดนี้ใน roadmap รุ่นใหม่ของ Intel
INTEL 18A / POWVIA→
SUB-2NM COMPARISON
Leading Edge Process Comparison — TSMC N3E vs Intel 18A vs Samsung SF2 | SemiMatrix
เปรียบเทียบเทคโนโลยีการผลิตชิประดับแนวหน้าจาก TSMC, Intel และ Samsung พร้อมภาพรวม N3E, 18A, SF2 และความต่างของ FinFET, GAA, RibbonFET, MBCFET และ PowerVia
SUB-2NM COMPARISON→
MOSFET BASICS
MOSFET คืออะไร | FinFET, GAA, SPICE Model | SemiMatrix
เจาะลึก MOSFET ภาษาไทย ครอบคลุมโครงสร้าง การทำงาน operating regions, short-channel effects, FinFET, GAA และ SPICE model พร้อมสมการสำคัญ
Interactive Lab→
SAMSUNG SF2 GAA
Samsung SF2 — 2nm MBCFET Process Technology | SemiMatrix
เจาะลึกเทคโนโลยี Samsung SF2 2nm MBCFET พร้อมภาพรวม GAA, roadmap ของ SF2/SF2P/SF2Z และสถานะของโหนดนี้ในตลาด foundry
SAMSUNG SF2 GAA→
TSMC N3E NODE
TSMC N3E — 3nm FinFET Process Technology | SemiMatrix
เจาะลึกเทคโนโลยี TSMC N3E 3nm FinFET พร้อมสถานะ production จุดเด่นของโหนดนี้ และบทบาทในตลาดชิประดับสูง
TSMC N3E NODE→
🔍 Track 6: Wafer Metrology, Yield Learning & Failure Analysis 11 Topics
ATE PLATFORMS
ATE Systems: Advantest & Teradyne | SemiMatrix
ATE Platform — Advantest V93000 — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
ATE PLATFORMS→
OPTICAL FA
Emission Microscopy (EMMI) & OBIRCH Optical Localization | SemiMatrix
Emission Microscopy (EMMI) & OBIRCH Optical Localization — เจาะลึกฟิสิกส์การแผ่โฟตอนจากการรวมตัวของพาหะ (InGaAs 900-1700nm), เลเซอร์ OBIRCH/TIVA ระบุพิกัดชอร์ต-ขาด, และเทคนิคส่องทะลุ Silicon Backside ด้วย Solid Immersion Lens (SIL)
Interactive Lab→
FA PROCESS
Semiconductor Failure Analysis (FA) Flow | SemiMatrix
Semiconductor Failure Analysis (FA) Flow — เจาะลึกกระบวนการสืบสวนหาสาเหตุรากเหง้าความล้มเหลวของชิป: C-SAM, 3D X-Ray, EMMI, OBIRCH/TIVA, Dual-Beam FIB-SEM, TEM และเทคนิค Nanoprobing ระดับอะตอม
Interactive Lab→
FIB-SEM & EDX
Dual-Beam FIB-SEM & EDX Microanalysis | SemiMatrix
Dual-Beam FIB-SEM & EDX Microanalysis — เจาะลึกเทคโนโลยีลำไอออนรวม (Ga+/Plasma FIB), การตัดหน้าตัด In-Situ Cross-Section, TEM Lamella Lift-Out, การแก้ไขวงจรบนชิป (Circuit Edit) และการทำแผนที่ธาตุ EDX
Interactive Lab→
PROBE CARD MEMS
Probe Card Design & Types | SemiMatrix
Probe Card Design & Types — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
PROBE CARD MEMS→
CHARACTERIZATION
Semiconductor Test & Characterization | ATE, Wafer Sort, Reliability | SemiMatrix
เรียนรู้ Semiconductor Test & Characterization ภาษาไทย ครอบคลุม wafer sort, final test, ATE, burn-in, DFT และ reliability test สำหรับงาน test engineering
CHARACTERIZATION→
TEST FLOW & ATE
Test Flow & Bin Mapping | SemiMatrix
Test Flow & Bin Mapping — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
TEST FLOW & ATE→
TEST METHODOLOGY
DC / AC / Functional Test Methods | SemiMatrix
DC / AC / Functional Test Methods — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
TEST METHODOLOGY→
YIELD SPATIAL MAP
Wafer Map Analysis, Yield Models & Spatial Defect Signatures | SemiMatrix
Wafer Map Analysis, Yield Models & Spatial Defect Signatures — เจาะลึกแบบจำลอง Negative Binomial Yield, การจำแนกรูปแบบข้อบกพร่องเชิงพื้นที่ (Ring, Edge, Scratch, Reticle Shot), มาตรฐาน SEMI G85/E142 และการใช้ AI วิเคราะห์ Yield ใน Smart Fab
Interactive Lab→
WAFER PROBE CP
Wafer Sort, ATE Testing & Part Average Testing (PAT) | SemiMatrix
Wafer Sort, ATE Testing & Part Average Testing (PAT) — เจาะลึกกระบวนการทดสอบเวเฟอร์โพรบ (Circuit Probe), การคัดแยก Known Good Die (KGD), สถิติ AEC-Q001 PAT ($\mu \pm 6\sigma$), Maverick Die Rejection และ Spatial Yield Learning
Interactive Lab→
YIELD ENHANCEMENT
Yield Correlation & Enhancement | SemiMatrix
Yield Correlation & Enhancement — เนื้อหาเชิงลึกภาษาไทย สำหรับวิศวกร semiconductor
YIELD ENHANCEMENT→
🔬 Interactive Virtual Labs & Simulators 6 Sandbox Environments
💻
HDL & RTL Sandbox
เขียนโค้ด Verilog/SystemVerilog จำลองรูปคลื่น Timing Diagrams ในเบราว์เซอร์
เปิดห้องแล็บ HDL → 📈
SPICE Circuit Simulator
จำลองวงจร Two-Stage Op-Amp, Bandgap Reference และพลอต Bode Plot AC Gain
เปิดห้องแล็บ SPICE → 📐
Layout & Multi-Layer Inspector
สำรวจโครงสร้างเลย์เอาต์ GDSII ตรวจสอบ DRC/LVS และจำลองมุมมอง FIB Cross-Section
เปิดห้องแล็บเลย์เอาต์ → 🧩
3D Chiplet Architect Lab
ประกอบสแต็ก HBM4, UCIe D2D Interconnect และคำนวณแบนด์วิดท์บน 2.5D CoWoS
เปิดห้องแล็บชิปเล็ต → ⚡
Power Semiconductor Simulator
จำลองการสวิตช์ของ SiC MOSFET และ Trench IGBT ในอินเวอร์เตอร์ 1500V
เปิดห้องแล็บเพาเวอร์ → 💡
Lithography Process Optimizer
ปรับแต่ง Dose/Focus Process Window ของเครื่องสแกนเนอร์ High-NA EUV
เปิดห้องแล็บลิโธกราฟี →
📰 รายการบทความวิศวกรรมล่าสุด