Silicon
Substrate
จากทรายซิลิกาสู่ Single Crystal Wafer ระดับ 9N purity — รากฐานของ IC ทุกชิ้น
01 Silicon — วัสดุรากฐานของอุตสาหกรรม
Silicon (Si) พบมากเป็นอันดับ 2 ในเปลือกโลก แต่ต้องผ่านกระบวนการทำให้บริสุทธิ์ขั้นสูงก่อนนำมาผลิต IC ต้องการ purity สูงถึง 99.9999999% (9N)
คุณสมบัติทางกายภาพและฟิสิกส์ที่สำคัญของผลึกซิลิคอนบริสุทธิ์:
| คุณสมบัติทางฟิสิกส์ (Properties) | ค่าพารามิเตอร์ของซิลิคอน (Si Values) |
|---|---|
| โครงสร้างผลึก (Crystal Structure) | Diamond (ลูกบาศก์แบบเพชร) |
| ค่าคงที่ไดอิเล็กทริก (Dielectric Constant, κ) | 11.9 |
| ช่องว่างพลังงาน (Energy Gap, $E_g$) | 1.12 eV |
| ค่าคงที่แลตทิซ (Lattice Constant, $a_0$) | 5.43 Å (angstrom) |
| จุดหลอมเหลว (Melting Point) | 1412 °C |
| ความคล่องตัวของอิเล็กตรอน (Electron Mobility, μ_n) | 1450 cm²/(V·s) |
| ความคล่องตัวของโฮล (Hole Mobility, μ_p) | 505 cm²/(V·s) |
ความหนาแน่นของอะตอมที่ผิวสัมผัสตามระนาบผลึก (Si Surface Density of Atoms):
- ระนาบผลึก (100): มีความหนาแน่นของอะตอม $6.78 \times 10^{14} \text{ atoms/cm}^2$ (เป็นระนาบยอดนิยมในการทำอุปกรณ์ทั่วไปเพราะมี Interface State ต่ำ)
- ระนาบผลึก (110): มีความหนาแน่นของอะตอม $9.59 \times 10^{14} \text{ atoms/cm}^2$ (โฮลมีความคล่องตัวสูงบนระนาบนี้ เหมาะสำหรับ PMOS ประสิทธิภาพสูง)
- ระนาบผลึก (111): มีความหนาแน่นของอะตอม $7.83 \times 10^{14} \text{ atoms/cm}^2$ (มีความหนาแน่นสูงและมักใช้ในการเติบโตของฟิล์มบางชนิดพิเศษ)
กระบวนการเริ่มจาก Metallurgical Grade Silicon (MG-Si) จากการ reduce SiO₂ (ทราย) ด้วย carbon ในเตาอาร์ค จากนั้น purify เป็น Electronic Grade Silicon (EG-Si) ผ่าน Siemens Process ที่ความบริสุทธิ์ระดับ ppb
Crystal structure (diamond cubic), doping mechanisms, carrier transport, band diagrams — และ wafer specs: diameter, resistivity, orientation, CZ vs FZ growth
Equipment: Czochralski puller, 4-point probe, Hall effect setup
Path: Process / Fab Engineer, Power Semiconductor Engineer
02 Czochralski (CZ) Process
กระบวนการ Czochralski ประดิษฐ์โดย Jan Czochralski ปี 1916 เป็นวิธีหลักในการสร้าง single crystal silicon ingot
- Seed Crystal: crystal เล็กๆ กำหนด crystal orientation ของ ingot ทั้งหมด
- Silicon Melt: EG-Si หลอมที่ 1420°C ใน quartz crucible
- Pull Rate: ดึง ingot ขึ้นช้าๆ ~1–3 mm/min พร้อมหมุน
- Ingot Size: เส้นผ่านศูนย์กลาง 300mm สูง ~2m หนัก ~100kg
03 Wafer Slicing และ Surface Prep
หลังได้ ingot แล้วต้องผ่านหลายขั้นตอนก่อนเป็น wafer พร้อมใช้งาน
04 Wafer Specifications & Substrates
ขนาดของเวเฟอร์เป็นปัจจัยกำหนดปริมาณการผลิตต่อรอบและต้นทุนในการสร้างโครงสร้างพื้นฐาน ดังนี้:
| Parameter / Specs | 150mm (6") | 200mm (8") | 300mm (12") |
|---|---|---|---|
| Diameter (mm) | 150 ± 1 mm | 200 ± 1 mm | 300 ± 1 mm |
| Thickness | 675 μm | 725 μm | 775 μm |
| Surface Area | 176.72 cm² | 314.16 cm² | 706.21 cm² |
| Weight | ~27.82 g | ~52.98 g | ~127.62 g |
| Process Range | > 350 nm (Legacy) | 90 nm - 350 nm | < 90 nm |
| Typical Application | R&D, Small volume | MEMS, Sensors, Power (MtM) | CMOS, Logic, DRAM, SRAM (MM) |
ระบบขนถ่ายและจัดการแบบอัตโนมัติ (Wafer Handling Systems):
ใน Fab ยุคใหม่ 12 นิ้ว การขนถ่ายจะไม่ให้มนุษย์สัมผัสโดยตรง แต่จะทำงานร่วมกับเครื่อง
EFEM (Equipment Front End Module) ที่ควบคุมสภาพแวดล้อมเฉพาะจุด
เชื่อมต่อกับตู้ส่งสัญญาณด้วยระบบ
SMIF (Standard Mechanical Interface)
และทำการเคลื่อนย้ายเวเฟอร์ผ่านแคปซูลสุญญากาศที่ชื่อว่า
FOUP (Front Opening Unified Pod) เพื่อป้องกันการตกสะสมของอนุภาคฝุ่น
ตารางเปรียบเทียบเทคโนโลยีวัสดุเวเฟอร์สำหรับอุปกรณ์เซมิคอนดักเตอร์และ MEMS
ในการประยุกต์ใช้งานเชิงลึก (เช่น Power Device, RF หรือ MEMS) วิศวกรจะเลือกวัสดุฐานรากตามตารางเปรียบเทียบนี้:
| วัสดุซับสเตรต (Substrates) | อุปกรณ์หลักที่ใช้ (Devices) | คุณสมบัติเด่น (Main Advantages) | ข้อจำกัด (Limitations) |
|---|---|---|---|
| Silicon (Si) | Gyroscope, Accelerometer, BioMEMS, CMOS Logic | ใช้งานร่วมกับ CMOS ได้สมบูรณ์แบบ, ต้นทุนต่ำ, ความสม่ำเสมอสูง | เปราะง่าย, จำกัดที่อุณหภูมิใช้งานสูงมาก |
| SOI (Silicon on-Insulator) | Pressure sensor, RF MEMS, Silicon Photonics | ชั้นอุปกรณ์ที่บางมากและมีชั้น BOX ช่วยเป็นฉนวนไฟฟ้า | การระบายความร้อนลดลงเนื่องจากชั้น BOX |
| CSOI (Cavity SOI) | Microphone, Pressure sensors | โครงสร้างมีโพรงลอยตัวภายในตัวผลึกตั้งแต่แรก | ต้นทุนการผลิตเบ้าหลอมสูงและมีขั้นตอนซับซ้อน |
| SiC (Silicon Carbide) | Harsh environment devices, EV Power units | ทนความร้อนและแรงดันไฟสูงมาก, แข็งแกร่งสูง | กระบวนการกัดกร่อนใช้ความร้อนสูงและมีราคาสูงมาก |
| GaAs (Gallium Arsenide) | RF-MEMS, Optical transmitters | มีช่องว่างพลังงานแบบตรง (Direct bandgap) เหมาะกับงาน RF และแสง | เปราะบางสูง, สารหนูมีพิษ (Toxic As), ขนาดแผ่นเวเฟอร์จำกัด |
| Fused Silica / Quartz | Optical/RF MEMS, Microfluidics | โปร่งแสง, ความเป็นฉนวนสูง, อัตราขยายความร้อนต่ำมาก | ความทนทานเชิงกลและแรงดึงต่ำ |
| Polymers (PI, PET, PDMS) | BioMEMS, Flexible Wearables | ยืดหยุ่นสูงมาก, มีความต้านทานทางกลดี, เข้ากับสิ่งมีชีวิตได้ | เข้ากันกับกระบวนการ CMOS ทั่วไปไม่ได้ (Non-CMOS compatible) |
05 Epitaxial (Epi) Layer
บาง application ต้องการ Epitaxial Silicon — ชั้น single crystal Si ที่ grow บน substrate ด้วย CVD ให้คุณสมบัติที่ควบคุมได้แม่นยำกว่า bulk wafer