01
IC FABRICATION FLOWSilicon Substrate
STEP 01 OF 09 — SUBSTRATE PREPARATION
Silicon
Substrate
จากทรายซิลิกาสู่ Single Crystal Wafer ระดับ 9N purity — รากฐานของ IC ทุกชิ้น
01 Silicon — วัสดุรากฐานของอุตสาหกรรม
Silicon (Si) พบมากเป็นอันดับ 2 ในเปลือกโลก แต่ต้องผ่านกระบวนการทำให้บริสุทธิ์ขั้นสูงก่อนนำมาผลิต IC ต้องการ purity สูงถึง 99.9999999% (9N)
ทำไมถึงใช้ Silicon?
Si มี bandgap 1.12 eV ที่เหมาะสม, oxide (SiO₂) เป็นฉนวนยอดเยี่ยม, ราคาถูก และมีกระบวนการผลิตที่พัฒนามากว่า 60 ปี
กระบวนการเริ่มจาก Metallurgical Grade Silicon (MG-Si) จากการ reduce SiO₂ (ทราย) ด้วย carbon ในเตาอาร์ค จากนั้น purify เป็น Electronic Grade Silicon (EG-Si) ผ่าน Siemens Process ที่ความบริสุทธิ์ระดับ ppb
📍 CAREER ROADMAP CONTEXT
STAGE 01 — FOUNDATION: Solid-State Physics & Wafer Basics
Crystal structure (diamond cubic), doping mechanisms, carrier transport, band diagrams — และ wafer specs: diameter, resistivity, orientation, CZ vs FZ growth
Equipment: Czochralski puller, 4-point probe, Hall effect setup
Path: Process / Fab Engineer, Power Semiconductor Engineer
Crystal structure (diamond cubic), doping mechanisms, carrier transport, band diagrams — และ wafer specs: diameter, resistivity, orientation, CZ vs FZ growth
Equipment: Czochralski puller, 4-point probe, Hall effect setup
Path: Process / Fab Engineer, Power Semiconductor Engineer
02 Czochralski (CZ) Process
กระบวนการ Czochralski ประดิษฐ์โดย Jan Czochralski ปี 1916 เป็นวิธีหลักในการสร้าง single crystal silicon ingot
- Seed Crystal: crystal เล็กๆ กำหนด crystal orientation ของ ingot ทั้งหมด
- Silicon Melt: EG-Si หลอมที่ 1420°C ใน quartz crucible
- Pull Rate: ดึง ingot ขึ้นช้าๆ ~1–3 mm/min พร้อมหมุน
- Ingot Size: เส้นผ่านศูนย์กลาง 300mm สูง ~2m หนัก ~100kg
Oxygen Contamination ใน CZ Silicon
Crucible SiO₂ ทำให้ CZ silicon มี oxygen ~10¹⁸ /cm³ ส่งผลต่อ device performance — แก้ด้วย Float Zone (FZ) Process สำหรับ high-power application
03 Wafer Slicing และ Surface Prep
หลังได้ ingot แล้วต้องผ่านหลายขั้นตอนก่อนเป็น wafer พร้อมใช้งาน
1
Ingot Grinding
ปรับ diameter ให้ได้ขนาดแน่นอนด้วย Cylindrical Grinder
2
Notch / Flat
บอก crystal orientation และ alignment reference สำหรับ lithography
3
Wire Saw Slicing
ตัด ingot เป็น wafer บางๆ ~775 μm ด้วย Multi-wire Saw
4
Lapping & Etching
ลด thickness, กำจัด saw damage ด้วย KOH หรือ HF/HNO₃
5
CMP Polish
ทำผิวเรียบระดับ Ra <0.1 nm สำหรับ lithography
04 Wafer Specifications
| Parameter | 150mm (6") | 200mm (8") | 300mm (12") |
|---|---|---|---|
| Thickness | 675 μm | 725 μm | 775 μm |
| Die per Wafer | ~100 | ~300 | ~700+ |
| Cost per Wafer | ~$50 | ~$100 | ~$200–500 |
| Typical Node | Legacy | 28nm–130nm | 7nm–2nm |
| TSMC Usage | Discontinued | Mature fab | Advanced fab |
450mm Wafer — ยังไม่มาถึง
อุตสาหกรรมพยายามขยายไป 450mm มาหลายสิบปีแต่ยังไม่สำเร็จ เพราะต้นทุน equipment สูงมากและ yield challenge — TSMC, Intel ยังใช้ 300mm เป็นหลัก
05 Epitaxial (Epi) Layer
บาง application ต้องการ Epitaxial Silicon — ชั้น single crystal Si ที่ grow บน substrate ด้วย CVD ให้คุณสมบัติที่ควบคุมได้แม่นยำกว่า bulk wafer
EPI GROWTH RATE (CVD)
GR ∝ exp(−Ea/kT) × [SiH₄]
อุณหภูมิสูงขึ้น growth rate เพิ่ม แต่ต้องระวัง autodoping จาก substrate
p/p+ EPI
CMOS Latch-up Prevention
ชั้น p-epi บน p+ substrate ป้องกัน latch-up ใน CMOS circuits
SiGe EPI
Strained Source/Drain
SiGe ที่ PMOS S/D เพิ่ม hole mobility ด้วย compressive strain
n+ EPI
Power Device
ใช้ใน power MOSFET, IGBT เพื่อ breakdown voltage สูง
GaN on Si
RF / Power GaN
Grow GaN บน Si wafer ลดต้นทุน เทียบกับ GaN on SiC