PROCESS NODE
Intel 18A 1.8nm
TSMC N2P 2nm
Samsung SF2 2nm
TSMC N3E 3nm
Si Bandgap 1.12 eV
GaN Bandgap 3.4 eV
SiC Bandgap 3.26 eV
EUV Wavelength 13.5 nm
Electron μ(Si) 1400 cm²/Vs
Hole μ(Si) 450 cm²/Vs
HBM3E BW 1.2 TB/s/stack
NVIDIA B200 FP8 9,000 TFLOPS
DDR5 Speed 6400 MT/s
NAND Layers 300+ (2026)
Intel 18A 1.8nm
TSMC N2P 2nm
Samsung SF2 2nm
TSMC N3E 3nm
Si Bandgap 1.12 eV
GaN Bandgap 3.4 eV
SiC Bandgap 3.26 eV
EUV Wavelength 13.5 nm
Electron μ(Si) 1400 cm²/Vs
Hole μ(Si) 450 cm²/Vs
HBM3E BW 1.2 TB/s/stack
NVIDIA B200 FP8 9,000 TFLOPS
DDR5 Speed 6400 MT/s
NAND Layers 300+ (2026)
LEARNING CENTER
📚 Learning Hub 🏭 Wafer Fab Sim ⚡ Nodes Compare 🌐 Ecosystem Map 📊 Yield Lab 🎯 Quiz Challenge ✨ Virtual Cleanroom 3D
TOOLS & REFS
🧮 Formulas & Solvers 🔬 Materials DB 📖 Glossary 🧪 Engineering Lab 🗺️ Career Roadmap
COMMUNITY & MORE
Jobs Scholarships Market Hub Community 📰 Articles
ลากเมาส์เพื่อหมุนเวเฟอร์ 3 มิติ · ชี้/คลิกเพื่อดูสเปก
SEMICONDUCTOR LEARNING PLATFORM

LEARN CHIPS. BUILD FUTURE. เซมิคอนดักเตอร์

เรียนรู้วิศวกรรมเซมิคอนดักเตอร์ตั้งแต่พื้นฐานจนถึงระดับมืออาชีพ — ครอบคลุม MOSFET, กระบวนการ Fab ระดับ 2nm, VLSI Design และอีกกว่า 126 หัวข้อ พร้อมงานจริงและทุนการศึกษา

งานในระบบLIVE
ทุนการศึกษาLIVE
2nm โหนดเทคโนโลยีล่าสุดLIVE
Cleanroom Yield 94.82%
EUV Chamber Vac 1.2e-7 mbar
Fab Ping Rate 38 ms
> System Check: EUV Photolithography Light Source: STABLE
> Chemical Vapor Deposition: thickness control within tolerance (+-0.4 Å)
> Quantum Leakage Diagnostic: monitoring GAA nanosheet channels
> Automatic Level Auto-Tuning: adjusting wafer flatness profile
SCROLL TO EXPLORE
// LEARNING CENTER

ศูนย์กลางการเรียนรู้
เซมิคอนดักเตอร์ครบวงจร

เข้าถึงทุกข้อมูลสำคัญ ตั้งแต่ทฤษฎีพื้นฐาน กระบวนการผลิตในโรงงาน จนถึงเครื่องมือออกแบบระดับมาตรฐานโลก

🚀
มือใหม่? เริ่มที่นี่เลย
แนะนำให้เริ่มจาก Device PhysicsMOSFETFab Cleanroom หรือดู Career Roadmap เพื่อวางแผนเส้นทาง
LEARNING PATHS
FAB PROCESS
ENGINEERING LAB
// LEARNING HUB

บทเรียนทั้งหมด
85+ Topics ใน 1 หน้า

เนื้อหาครบวงจร ตั้งแต่ Device Physics, Fab Process, IC Design, Power Semi, RF/Analog จนถึง Leading-Edge Technology พร้อม Search & Filter

📚 เข้าสู่ Learning Hub →
⚛️
Device Physics
Foundations
🏭
Fab Process
27 Topics
IC Design
Digital + Physical
🔋
Power Semi
SiC · GaN · IGBT
📡
RF / Analog
LNA · PLL · VCO
🔬
Leading-Edge
GAA · BSPDN · 2nm
🗺️
Career Roadmap
6 paths · 38 stages
// WAFER FAB PROCESS FLOW SIMULATOR

โรงสร้างทรานซิสเตอร์ 2.5D แบบ Interactive

เจาะลึก 9 ขั้นตอนหลักในการผลิตวงจรรวมระดับ 2nm — ตั้งแต่แผ่นซิลิคอนดิบ ผ่าน Lithography, Ion Implantation จนถึง Metallization พร้อมภาพ Cross-section แบบ Layer-by-Layer

PROCESS FLOW PREVIEW
💿
SUBSTRATE
🔆
LITHO
IMPLANT
📦
PACKAGE
9-STAGE IC FABRICATION FLOW

Interactive Step-by-Step ด้วย 2.5D Cross-Section Layer Animation

COMMERCIAL
Cadence Virtuoso

Analog/RF IC Design Standard

COMMERCIAL
Synopsys Design Compiler

Logic Synthesis for Digital IC

OPEN SOURCE
KLayout Viewer

GDS-II / OASIS Layout Editor

🔬 MOSFET Real-Time I-V Tracer
Junction Temp (T) 25 °C
Gate Voltage (Vgs) 3.0 V
Carrier Mobility (μn) 1400 cm²/Vs
Threshold Voltage (Vth) 1.00 V
Max Drive Current (Ids) 12.5 mA/μm
เข้าสู่ศูนย์รวมห้องทดลองทั้งหมด (Labs Hub) →
PROCESS TECHNOLOGY

Leading Edge Comparison

เปรียบเทียบเทคโนโลยีระดับแนวหน้าจากผู้ผลิตชั้นนำ

⚠️ QUANTUM TUNNELING LOCK
การลอดอุโมงค์ควอนตัมทำให้อุปกรณ์ควบคุมกระแสไฟฟ้าล้มเหลว ระบบล็อคแชนเนลเพื่อจำลองการสลายตัวของพลังงาน
TRANSISTOR STRUCTURE SCALE SIMULATOR
30 nm
1.2 nm
0.8 V
⚡ Launch Transistor Scaler เปรียบเทียบเต็มรูปแบบ →
// GLOBAL SUPPLY CHAIN

Ecosystem & Supply Chain

สำรวจโครงสร้างการผลิต ซอฟต์แวร์ออกแบบ เครื่องจักรพิมพ์ลาย และโอกาสของไทยบนเครือข่ายอุตสาหกรรมระดับโลก

🗺️ INTERACTIVE GLOBAL GEOMAP
EDA/Design
Equipment/Mat
Fab/Foundry
OSAT/Backend
USA NETHERLANDS TAIWAN KOREA JAPAN THAILAND/MY
specialized engineering careers

เส้นทางอาชีพและทักษะที่ตลาดสากลต้องการ

เชื่อมต่อขีดความสามารถของบุคลากรไทยเข้ากับกระบวนการสำคัญใน Supply Chain ระดับโลก

Analog IC Design 📍 USA / Europe

นักออกแบบวงจรอนาล็อก

ออกแบบวงจรขยายกำลัง (PA), วงจรกรองความถี่ต่ำ (LNA), และ LDO Regulators สำหรับชิปเซนเซอร์และการสื่อสารความเร็วสูง

ทักษะสำคัญ
Cadence Virtuoso Spectre SPICE Device Physics
Digital Design / DFT 📍 USA / Taiwan

นักออกแบบวงจรดิจิตอล & DFT

แปลงสถาปัตยกรรมระดับ RTL ให้กลายเป็นโครงข่ายเกต และวางแผนระบบตรวจสอบสัญญาณผิดพลาดในชิป (Design for Testability)

ทักษะสำคัญ
SystemVerilog Synopsys Compiler ATPG / DFT Scan
Process Integration (PIE) 📍 Taiwan / Korea

วิศวกรควบคุมกระบวนการผลิต

ประสานงานระหว่างห้องคลีนรูมแต่ละเฟสเพื่อให้แน่ใจว่ากระบวนการสร้างเกต การโดปสาร และการซ้อนเลเยอร์เชื่อมโลหะทำงานร่วมกันได้อย่างสมบูรณ์

ทักษะสำคัญ
Lithography Atomic Layer Dep Yield Optimization
OSAT Packaging & Test 📍 Thailand / Malaysia

วิศวกรแพ็คเกจจิ้งและทดสอบชิป

จุดแข็งของประเทศไทย! พัฒนาระบบบรรจุภัณฑ์ชิปแบบ Advanced Power Packaging (SiC/GaN) สำหรับรถยนต์ไฟฟ้า และระบบทดสอบความถูกต้องอัตโนมัติ (ATE)

ทักษะสำคัญ
Power Module Design Wire Bonding ATE Programming
// INDUSTRY HIERARCHY

Semiconductor Supply Chain Pyramid

เจาะลึก 7 ชั้นภูมิปัญญาโครงสร้างห่วงโซ่อุปทานระดับโลก จากซอฟต์แวร์ออกแบบสู่ชิปในอุปกรณ์จริง

💡 คลิกเลือกชั้นของพีรามิดเพื่อดูข้อมูลเชิงลึก
LEVEL 1 // CHIP IP & EDA TOOLS LEVEL 2 // SPECIALIZED MATERIALS LEVEL 3 // WAFER FAB EQUIPMENT (WFE) LEVEL 4 // FABLESS DESIGN & IP LEVEL 5 // IDMS & FABLITE LEVEL 6 // FOUNDRIES (WAFER FAB) LEVEL 7 // OSAT & ATP (APEX)
MORE THAN MOORE (MtM)

Heterogeneous Integration Platform

การบูรณาการระบบต่างชนิดเพื่อข้ามขีดจำกัดทางกายภาพของกฎของมัวร์ (Moore's Law) ผสานการประมวลผลอันทรงพลังของ CMOS ร่วมกับเซนเซอร์ ระบบไฟฟ้ากำลัง แสง และของเหลวบนชิปเดียว

Wafer Fab Simulator
9-stage IC fabrication · interactive cross-section
Process Node Compare
3nm · 2nm · 1nm · GAA · Benchmarks
Global Ecosystem Map
Foundry · Fabless · WFE · EDA landscape
Career Roadmap
DE · PE · Process · OSAT · Thailand pathways
LEARNING TOOLS

เครื่องมือวิศวกรรม

เครื่องคิดเลข, ฐานข้อมูลวัสดุ, สูตรสำคัญ และ References ทั้งหมด

Ω
Formulas & Solvers
7 เครื่องคิดเลข: Resistance, MOSFET VT, RC Delay, Wdep, Subthreshold Swing, I-V Plotter, Noise Figure
OPEN CALCULATOR →
Materials Database
Si, Ge, GaN, SiC, GaAs, InP, Diamond — เปรียบเทียบ Bandgap, Mobility, Breakdown Field, Thermal
OPEN DATABASE →
Formulas & References
สมการสำคัญ, หนังสือ, Papers, PDK ที่จำเป็นสำหรับการเรียนและทำงาน
OPEN FORMULAS →
📚
Resources
หนังสือ (S. M. Sze, Mead-Conway), IEEE Papers, MIT OCW, SkyWater PDK และอื่นๆ
OPEN RESOURCES →
// CAREER ENABLEMENT

Structured Guided Path

เรียนรู้ผ่านเส้นทาง 3 สัปดาห์ครอบคลุมเนื้อหาฟิสิกส์ การออกแบบ การจำลองความเสียหายและระบบ Yield พร้อมชุดเครื่องมือสร้าง SOP สำหรับนักศึกษาและวิศวกร

🎓 เข้าสู่คอร์สเรียน & SOP Builder →
QUIZ CHALLENGE

Semiconductor Quiz

ทดสอบความรู้แบบ interactive พร้อมคำอธิบายทุกข้อ — 40+ คำถาม ตั้งแต่ Beginner ถึง Expert

40+
QUESTIONS
4
DIFFICULTY LEVELS
XP
STREAK BONUS
🧠 เข้าสู่ Quiz Challenge →
// JOIN THE COMMUNITY

พร้อมเริ่มต้น
Semiconductor Journey?

สมัครสมาชิกฟรี รับ notifications งานใหม่, ทุนใหม่ และบทความวิชาการล่าสุด
พร้อมสะสม XP และ unlock badges ผ่านระบบ gamification

งานที่เปิดรับ
ทุนการศึกษา