TELEMETRY STREAM | GAA 2nm READY
INTEL 18A: 1.8nm RibbonFET + PowerVia (BSPDN) ▲ HIGH YIELD TSMC N2P: 2nm NanoFlex + Backside Rail +15% Perf / -30% Power SAMSUNG SF2: 2nm 3rd-Gen MBCFET QUALIFIED EUV SOURCE: 13.5 nm Wavelength High-NA 0.55 Ready ELECTRON MOBILITY: μₙ = 1,400 cm²/V·s (Si) | 2,200 cm²/V·s (GaAs) TARGET DIE YIELD: 94.8% D₀ = 0.06/cm² INTEL 18A: 1.8nm RibbonFET + PowerVia (BSPDN) ▲ HIGH YIELD TSMC N2P: 2nm NanoFlex + Backside Rail +15% Perf / -30% Power SAMSUNG SF2: 2nm 3rd-Gen MBCFET QUALIFIED
// NEXT-GEN SEMICONDUCTOR PLATFORM

ENGINEERING THE
ATOMIC SCALE.

แพลตฟอร์มศูนย์รวมความรู้ สถาปัตยกรรมชิป และวิศวกรรมเซมิคอนดักเตอร์ครบวงจร — เรียนรู้ลึกตั้งแต่ฟิสิกส์อุปกรณ์ระดับอะตอม กระบวนการสร้างชิป Cleanroom 2nm จนถึงการออกแบบวงจร VLSI และเส้นทางสู่อุตสาหกรรมชิประดับโลก

Active Jobs
48+
▲ 6 new this week
Grants Funded
฿12.4M
Worldwide support
Virtual Labs
14 EDA
In-browser execution
Core Topics
85+
Thai language guide
GAAFET / 2nm Nanosheet
ROT_X: 24° | ROT_Y: 45° L_GATE: 2.1 nm | BSPDN: ACTIVE
👆 Drag to Rotate 3D
Backside Power Via: Connected
Explore Physics →
INTERACTIVE SCIENTIFIC CONSOLE

Transistor Scale & PPA Simulator

คำนวณและจำลองผลกระทบของ Quantum Leakage, Drive Current, และ Dynamic Power ทันทีเมื่อย่อสเกลระดับนาโนเมตร

CH:

Input Parameters

CALIBRATED NIST
Gate Length (Lg) 3.0 nm
2 nm (GAA) 10 nm (FinFET) 45 nm (Planar)
0.85 nm Oxide EOT (Tox High-k)
0.5 nm (Quantum Leakage Zone) 3.0 nm (Thick Dielectric)
Supply Voltage (VDD) 0.70 V
0.50 V (Ultra-Low Power) 1.20 V (Overdrive)
Ion (Drive) CURRENT
1.48
mA / μm
Ioff (Leakage) TUNNELING
8.42
pA / μm
Pdyn (Power) CV²f
0.34
μW / gate
Transistor Density DENSITY
298
MTr / mm²
I-V Characteristic Curve (ID vs VDS)
Real-Time Drift Diffusion Plot
Linear Triode Zone: VDS < VDS,sat Velocity Saturation Zone: VDS ≥ VDS,sat
// GLOBAL SUPPLY CHAIN & CAREERS

เชื่อมโยงห่วงโซ่อุตสาหกรรม และก้าวสู่งานเซมิคอนดักเตอร์

เข้าใจโครงสร้างทั้ง 4 เสาหลักของโลกชิป ตั้งแต่ EDA Tool Design ไปจนถึง Advanced Packaging และเตรียมทักษะสู่ตำแหน่งงานระดับแนวหน้า

💻

1. Electronic Design Automation (EDA) & Semiconductor IP

จุดเริ่มต้นของชิปทุกตัวในโลก ใช้ซอฟต์แวร์จำลองและคอมไพล์โค้ด RTL สู่แผนผังทรานซิสเตอร์หลายพันล้านตัว บริษัทชั้นนำ: Synopsys, Cadence, Siemens EDA, ARM

IC DESIGN 18 Vacancies

Digital RTL Design Engineer

ออกแบบ Logic Circuit สถาปัตยกรรม RISC-V, ASIC และ AI Accelerators

Verilog/SV Synopsys DC STA
EST. SALARY
฿65K - ฿180K
Explore →
ANALOG / RF 12 Vacancies

Analog Mixed-Signal Engineer

ออกแบบวงจร Op-Amp, PLL, ADC/DAC และ RF Front-end ความถี่สูง

Virtuoso Spectre S-Params
EST. SALARY
฿70K - ฿195K
Explore →
CLEANROOM FAB 15 Vacancies

Process Integration (PIE)

ดูแลกระบวนการผลิตเวเฟอร์จริง Litho, Plasma Etch, CMP, Yield Improvement

High-NA EUV ALD/CVD DOE Yield
EST. SALARY
฿55K - ฿160K
Explore →
ADV. PACKAGING 9 Vacancies

Chiplet Packaging & SI Engineer

ออกแบบการต่อประสานแบบ CoWoS, Intel EMIB, HBM4 และการจำลอง Signal Integrity

Ansys HFSS UCIe 1.1 Thermal Sim
EST. SALARY
฿75K - ฿210K
Explore →