ANALOG / RF — CIRCUIT DESIGN

RF &
Analog Design

อ่าน 28 นาที อัพเดท 2026 5G / IoT / Mixed-Signal

LNA, PA, PLL, ADC/DAC — building blocks ของ RF Frontend ใน 5G, Wi-Fi 7, Radar และ IoT Sensor

01 RF/Analog IC Overview

Analog และ RF IC ทำหน้าที่เชื่อมโลกจริง (แสง, เสียง, คลื่นวิทยุ) เข้ากับระบบดิจิทัล ต่างจาก Digital Design ตรงที่ต้องพิจารณา Noise, Linearity, Bandwidth และ Impedance Matching อย่างละเอียด

การออกแบบในโลกนี้มักไม่มีคำตอบแบบดีที่สุดเพียงข้อเดียว แต่เป็นการแลกกันระหว่าง gain, noise, linearity, power consumption, chip area และ package parasitic วิศวกรจึงต้องมองทั้งระดับ transistor, passive on-chip, package และระบบปลายทางพร้อมกัน ไม่เช่นนั้นวงจรที่จำลองได้ดีอาจทำงานจริงได้ไม่ตรงเป้า

📡

RF Frontend คืออะไร?

RF Frontend ประกอบด้วย Antenna → LNA → Mixer → Filter → ADC (Receive path) และ DAC → PA → Filter → Antenna (Transmit path)

📍 CAREER ROADMAP CONTEXT

STAGE 02 — ANALOG CIRCUIT DESIGN: Op-Amp, OTA & Bias Circuits
Current mirror topologies (Cascode, Wilson), differential pair, CMRR, PSRR; op-amp (folded cascode OTA, two-stage), stability compensation; bandgap reference, LDO regulator design; ADC/DAC architectures (SAR, Sigma-Delta, Pipeline)
Tools: Cadence Virtuoso / SpectreRF, Spectre MC Monte Carlo analysis
Related: Current Mirror & Diff Pair · Op-Amp & OTA Design · Bandgap Reference & LDO
Path: RF / Analog IC Engineer

02 Low Noise Amplifier (LNA)

LNA เป็น Amplifier ตัวแรกใน Receive path ทำหน้าที่ขยายสัญญาณอ่อนจาก Antenna โดยเพิ่ม Noise น้อยที่สุด

เพราะ LNA อยู่หน้าสุด มันจึงกำหนด sensitivity ของ receiver อย่างมาก แต่ในเวลาเดียวกันก็ต้องรับมือ blocker หรือสัญญาณรบกวนแรงสูงจากช่องข้างเคียงด้วย หากออกแบบเน้น NF ต่ำเกินไปโดยไม่คุม linearity และ stability ให้ดี ระบบจริงอาจเจอ desense หรือ oscillation ได้ง่าย

NOISE FIGURE (FRIIS FORMULA)

F_total = F₁ + (F₂−1)/G₁ + (F₃−1)/(G₁G₂) + …

Noise Figure ของ stage แรก (LNA) มีผลมากที่สุด → ต้องใช้ LNA ที่ NF ต่ำ (เช่น <1 dB)

TARGET

Low Noise Figure

NF < 2 dB สำหรับ 5G Sub-6GHz, <3 dB สำหรับ mmWave

TRADEOFF

Gain vs Linearity

Gain สูงช่วยให้ NF ดีขึ้น แต่ก็มักกด IIP3 (Linearity) ลง — จึงต้องหาสมดุลตามงานใช้งานจริง

03 Power Amplifier (PA)

PA อยู่ที่ส่วนท้ายของ transmit path ทำหน้าที่ขยายสัญญาณก่อนส่งไปยัง antenna โดยเน้น Power Efficiency สูงและต้องคุม linearity ให้เหมาะกับ modulation ที่ใช้

ในระบบสื่อสารสมัยใหม่ เช่น LTE และ 5G สัญญาณมี PAPR สูง ทำให้ PA มักทำงานแบบ backed-off จากจุดประสิทธิภาพสูงสุดเพื่อรักษา EVM และ ACPR ให้อยู่ในสเปก นี่คือเหตุผลที่เทคนิคอย่าง digital predistortion (DPD), envelope tracking (ET) และ Doherty PA ยังมีความสำคัญมากในงาน base station และ handset ระดับสูง

Class	Conduction Angle	Max Efficiency	Linearity
Class A	360°	50%	Excellent
Class AB	180–360°	50–78%	Good
Class B	180°	78%	Fair
Class D/E/F	<180°	>90%	Poor (need linearization)

04 PLL & Oscillator

PLL (Phase-Locked Loop) ใช้สังเคราะห์ความถี่ที่แม่นยำจาก Reference Crystal ใช้ใน Clock Generation, Frequency Synthesis สำหรับ Mixer

คุณภาพของ PLL ไม่ได้วัดแค่ lock ได้หรือไม่ แต่ดูที่ phase noise, spur, lock time และ jitter ด้วย เพราะความผิดพลาดเหล่านี้จะส่งต่อไปยัง mixer, ADC sampling clock และระบบ modulation โดยตรง โดยเฉพาะใน 5G, Wi-Fi 7 และ radar ที่ margin ด้านสเปกค่อนข้างแคบ

PLL LOOP BANDWIDTH

ωn = √(Kd·Ko/N)

Kd = Phase Detector gain, Ko = VCO gain, N = Divider ratio — ส่งผลต่อ Lock time และ Phase Noise

PFD/CP

Phase Detector + Charge Pump

เปรียบเทียบ phase ระหว่าง reference กับ feedback แล้วแปลงเป็นกระแสเพื่อขับ loop filter

LOOP FILTER

Bandwidth Trade-off

bandwidth กว้างช่วยให้ lock เร็ว แต่ปล่อย reference spur และ noise ผ่านมากขึ้น

VCO

Oscillator Core

กำหนด phase noise เป็นหลัก มักใช้ LC VCO เมื่อเน้น noise ต่ำ และ ring VCO เมื่อต้องการ area เล็กหรือย่าน tuning กว้าง

DIVIDER

Programmable Feedback

ใช้ divider กำหนดอัตราคูณความถี่ และใน fractional-N PLL จะเพิ่มความละเอียดของ channel spacing

05 ADC / DAC

ADC (Analog-to-Digital Converter) แปลงสัญญาณ Analog เป็น Digital bits ประสิทธิภาพวัดด้วย ENOB (Effective Number of Bits) และ SFDR

การเลือกสถาปัตยกรรม converter ขึ้นกับ bandwidth, resolution, latency และ power budget เช่นระบบสื่อสารความเร็วสูงมักยอมแลก resolution บางส่วนเพื่อให้ได้ sampling rate สูง ขณะที่ sensor interface หรือ audio codec จะให้ความสำคัญกับ dynamic range และความแม่นยำในย่านความถี่ต่ำมากกว่า

IDEAL SNR

SNR = 6.02·N + 1.76 dB

N = Number of bits — ADC 12-bit → SNR ≈ 74 dB

HIGH SPEED

Flash / Pipeline ADC

ใช้ในสัญญาณ GHz range เช่น 5G, Radar — Resolution ต่ำแต่เร็ว

HIGH RES

Sigma-Delta ADC

ใช้ใน Audio, Sensor — Resolution สูง 16–24 bit แต่ bandwidth ต่ำ

06 Noise ใน Analog Circuit

Noise เป็นข้อจำกัดพื้นฐานของ Analog/RF design และมักเป็นตัวกำหนด minimum detectable signal ของระบบจริง แม้วงจรจะมี gain สูงหรือ bandwidth กว้าง แต่ถ้า noise floor สูงเกินไป ระบบก็ยังรับสัญญาณอ่อนหรือวัดสัญญาณขนาดเล็กได้ไม่ดีพอ

ประเภท Noise	สาเหตุ	Spectrum	วิธีลด
Thermal (Johnson)	Random motion ของ electron	White (flat)	ลด R, ลด T
Shot Noise	Discrete charge crossing junction	White	ลด DC bias current
Flicker (1/f)	Surface traps ใน MOSFET	∝ 1/f	ใช้ PMOS, ขยาย W
Phase Noise	Noise ใน Oscillator	∝ 1/Δf²	เพิ่ม Q-factor tank

💡

MOSFET Noise ใน Analog

PMOS มี 1/f noise ต่ำกว่า NMOS เพราะ channel อยู่ห่างจาก Si/SiO₂ interface — จึงมักใช้ PMOS ใน Input stage ของ Op-amp

// QUICK QUIZ

Friis Formula บอกอะไร?

07 Mixer & Frequency Conversion

Mixer คือวงจรที่ทำการ คูณสัญญาณสองสัญญาณเข้าด้วยกัน เพื่อแปลงความถี่ (Frequency Conversion) ใช้ใน Downconverter (RF → IF) และ Upconverter (IF → RF) ของ Transceiver

ประเด็นสำคัญของ mixer ไม่ได้มีแค่ conversion gain หรือ conversion loss แต่รวมถึง LO leakage, image response, intermodulation และ spur products ด้วย ใน receiver จริงมักต้องออกแบบร่วมกับ filter และ frequency plan เพื่อหลีกเลี่ยงการทับกันของสัญญาณรบกวนในย่าน IF

MIXING PRODUCT

cos(ω_RFt) × cos(ω_LOt) = ½[cos((ω_RF−ω_LO)t) + cos((ω_RF+ω_LO)t)]

ได้ความถี่ IF = RF − LO (Downconvert) และ Image = RF + LO (กรองทิ้ง)

ประเภท Mixer	โครงสร้าง	ข้อดี	ข้อเสีย
Single-Balanced	Differential pair + LO switch	ยกเลิก LO feedthrough	ยังมี RF feedthrough
Double-Balanced (Gilbert Cell)	2 × Differential pair	ยกเลิกทั้ง LO และ RF feedthrough, ลด even-order IMD	กินกระแสสูง
Passive Mixer	MOSFET switch ring	ไม่มี DC bias, Noise ต่ำ	ต้องการ LO swing สูง, Conversion Loss ~6 dB

💡

Gilbert Cell ใน 5G Transceiver

Double-Balanced Mixer แบบ Gilbert Cell เป็นมาตรฐานใน CMOS RF IC เพราะยกเลิก LO/RF Feedthrough และลด even-order harmonics ได้ดี แม้จะกินกระแสมากกว่า Passive Mixer

08 Impedance Matching

ใน RF Circuit ต้องทำ Impedance Matching ให้แต่ละ block มีอิมพีแดนซ์ตรงกัน (มาตรฐาน 50 Ω) เพื่อถ่ายโอน Power สูงสุดและลด Signal Reflection

อย่างไรก็ตาม ในงานจริงไม่ได้ต้องการ match แบบเดียวทุกจุดเสมอไป บางวงจร เช่น LNA อาจเลือก noise match แทน perfect power match เพื่อให้ NF ต่ำที่สุด ส่วน PA มักต้องหาค่าที่ให้ประสิทธิภาพและ linearity ดีพอร่วมกับข้อจำกัดของ package, bondwire และ PCB trace

REFLECTION COEFFICIENT

Γ = (Z_L − Z₀) / (Z_L + Z₀)

Γ = 0 → matched, Γ = 1 → open, Γ = −1 → short; VSWR = (1+|Γ|)/(1−|Γ|)

L-NETWORK

L-Match (2 Element)

ใช้ Inductor + Capacitor แปลง Z สูงลงต่ำ — ง่าย แต่ Q ต่ำ ใช้ bandwidth กว้าง

PI / T NETWORK

Pi / T Match (3 Element)

ควบคุม Q ได้ — ใช้ใน Wideband PA Matching ได้ผลดี

SMITH CHART

Smith Chart Matching

เครื่องมือกราฟิกสำหรับออกแบบ matching network — เป็นภาษากลางที่ RF engineer ใช้กันอย่างแพร่หลาย

ON-CHIP

Transformer Matching

ใช้ Spiral Inductor บน Silicon — ลด area ใน RFIC แต่ Q ต่ำกว่า Off-chip

09 ตัวอย่าง: CMOS LNA 5G Sub-6GHz

ตัวอย่างการออกแบบ Cascode Inductively-Degenerated LNA ใน CMOS 28nm สำหรับ 5G Band n77 (3.3–4.2 GHz)

CADENCE SPECTRE — LNA Testbench (Simplified)

// Cascode LNA with Inductive Source Degeneration
// Target: NF < 2 dB, S11 < -10 dB @ 3.5 GHz, Gain > 15 dB

parameters vdd=1.0 freq=3.5e9 W1=80u L1=28n Ls=0.4n Lg=2.1n

// Input matching: Lg + Ls form input resonance with Cgs
// Optimal NF condition: Rs = gm*Ls/Cgs ≈ 50 Ω

M1 (drain1 gate1 src1) nmos28 W=W1 L=L1    // Input transistor
M2 (out gate2 drain1) nmos28 W=W1 L=L1     // Cascode (reduces Miller effect)
Lg (gate1 rf_in) inductor l=Lg Q=15        // Gate inductor (input resonance)
Ls (src1 gnd) inductor l=Ls Q=20          // Source degeneration (noise match)
Ld (vdd out) inductor l=1.8n Q=12        // Load inductor

// Expected results:
// NF_min ≈ 1.4 dB  |  Gain (S21) ≈ 16 dB  |  IIP3 ≈ -5 dBm  |  PDC = 8 mW
          

5G LNA PERFORMANCE TARGETS (Sub-6GHz)

Noise Figure (NF)

<2 dB

Voltage Gain (S21)

>15 dB

Input Return Loss (S11)

<−10 dB

IIP3 (Linearity)

>−5 dBm

Power Consumption

<10 mW