CORE FUNDAMENTALS — SEMICONDUCTOR PHYSICS

Semiconductor Device Physics
Band Theory, Carrier Transport, Quantum Confinement & Nanoscale Electrostatics

อ่าน 38 นาที อัปเดต 2026–2028 Standard Physics & TCAD

เจาะลึกรากฐานฟิสิกส์ของอุปกรณ์สารกึ่งตัวนำ ตั้งแต่กลศาสตร์ควอนตัมของแถบพลังงาน สถิติของพาหะ กลไก Drift-Diffusion รอยต่อ PN & Schottky ไปจนถึงปรากฏการณ์ Quantum Confinement และ Quasi-Ballistic Transport ในชิประดับซับ 2 นาโนเมตร

01 บทนำและโครงสร้างผลึกสารกึ่งตัวนำ (Crystal Lattices & Brillouin Zones)

Semiconductor Device Physics คือศาสตร์ที่อธิบายพฤติกรรมของประจุไฟฟ้า (Electrons และ Holes) ภายใต้อิทธิพลของโครงสร้างผลึก (Crystal Lattice), พลังงานความร้อน (Thermal Energy), และสนามแม่เหล็กไฟฟ้า (Electromagnetic Fields) ซึ่งเป็นแกนกลางของการออกแบบไอซีทุกประเภท ตั้งแต่ Ultra-Low Power Logic, High-Speed RF ไปจนถึง High-Voltage Power Electronics

สารกึ่งตัวนำกลุ่ม IV เช่น Silicon (Si) และ Germanium (Ge) มีโครงสร้างผลึกแบบ Diamond Cubic Lattice ซึ่งประกอบด้วยสองโครงข่าย Face-Centered Cubic (FCC) ที่เหลื่อมกันอยู่ $\frac{1}{4}$ ของแนวทแยงมุมของยูนิตเซลล์ (Lattice constant $a_{Si} = 5.431\text{ \AA}$) ขณะที่สารประกอบกลุ่ม III-V เช่น GaAs มีโครงสร้างแบบ Zincblende และกลุ่มไนไตรด์อย่าง GaN มักจัดเรียงตัวแบบหกเหลี่ยม Wurtzite

ระนาบผลึก (Miller Indices)	ความหนาแน่นอะตอมที่ผิว	การประยุกต์ใช้ในอุตสาหกรรม	ความคล่องตัวของพาหะ (Mobility)
(100)	$6.78 \times 10^{14}\text{ atoms/cm}^2$	ระนาบมาตรฐานของแผ่น Silicon Wafer ในกระบวนการผลิต Planar CMOS	$\mu_e$ สูงสุดสำหรับ Electron Inversion Layer
(110)	$9.59 \times 10^{14}\text{ atoms/cm}^2$	ผนังด้านข้าง (Sidewalls) ของ FinFET 3D Fins และ Nanosheet Vertical Channels	$\mu_h$ สูงสุดสำหรับ Hole Transport (เพิ่มประสิทธิภาพ pFET)
(111)	$7.83 \times 10^{14}\text{ atoms/cm}^2$	ระนาบที่มีพันธะแข็งแรงที่สุด นิยมใช้สำหรับการปลูกฟิล์มผลึก (Epitaxy) ของ GaN	มีความต้านทานต่อการกัดกร่อนสูง (Anisotropic Etch Stop)

[ โครงสร้าง Diamond Cubic ของ Silicon (Si) — คลิกและลากเพื่อหมุนสำรวจพิกัดผลึก ]

📍 CAREER ROADMAP CONTEXT

STAGE 01 — FOUNDATION: Semiconductor & Circuit Fundamentals
เข้าใจ Band Theory, Fermi-Dirac Statistics, Drift-Diffusion Transport, Poisson's Equation, และ Nanoscale Quantum Effects — องค์ความรู้พื้นฐานที่วิศวกร Device, Analog/RF, และ Process Integration ต้องแม่นยำ
Simulation Software: Synopsys Sentaurus TCAD, Silvaco Atlas, Cadence Spectre, Nextnano
Related: MOSFET Deep Dive · FinFET & GAAFET Design · CFET Architecture · Wide Bandgap (SiC/GaN)
Path: Device Physicist, TCAD Engineer, IC Design Engineer, Process Integration Engineer

02 ทฤษฎีแถบพลังงานและฟิสิกส์สถิติ (Energy Band Theory & Statistical Mechanics)

เมื่ออะตอมของสารกึ่งตัวนำรวมตัวกันเป็นผลึก ฟังก์ชันคลื่นของอิเล็กตรอนรอบนอก (Valence Electrons) จะเกิดการซ้อนทับกันตามทฤษฎีควอนตัม (Kronig-Penney Model) ทำให้ระดับพลังงานที่ไม่ต่อเนื่องแยกตัวออกเป็นแถบพลังงานต่อเนื่อง ได้แก่ Valence Band ($E_V$) และ Conduction Band ($E_C$) โดยมีช่องว่างพลังงานต้องห้ามเรียกว่า Bandgap ($E_g = E_C - E_V$)

EFFECTIVE MASS (มวลยังผลของพาหะจากความโค้งของแถบพลังงาน)

$$ m^* = \hbar^2 \left( \frac{d^2 E}{d k^2} \right)^{-1} $$

เมื่อ $\hbar = h / 2\pi$ คือ Reduced Planck Constant และ $k$ คือ Wavevector ในพื้นที่ Brillouin Zone — ยิ่งความโค้งของแถบพลังงานชันมาก พาหะยิ่งมีมวลยังผลต่ำและเคลื่อนที่ได้คล่องตัวสูง ($\mu \propto 1/m^*$)

INDIRECT BANDGAP (Si, Ge, 4H-SiC)

การเปลี่ยนสถานะแบบอ้อม

จุดต่ำสุดของ Conduction Band และจุดสูงสุดของ Valence Band อยู่ที่ตำแหน่ง $k$-vector ต่างกัน การรวมตัวของอิเล็กตรอนและโฮล (Recombination) ต้องอาศัยการแลกเปลี่ยนโมเมนตัมผ่านการสั่นของผลึก (Phonon) ทำให้ประสิทธิภาพการเปล่งแสงต่ำ แต่ให้อายุขัยพาหะ (Carrier Lifetime) ที่ยาวนาน เหมาะสำหรับอุปกรณ์สวิตชิ่ง

DIRECT BANDGAP (GaAs, GaN, InP)

การเปลี่ยนสถานะแบบตรง

จุดต่ำสุดของ $E_C$ และจุดสูงสุดของ $E_V$ อยู่ที่จุด $\Gamma$ ($k = 0$) เดียวกัน อิเล็กตรอนสามารถตกลงมาคายพลังงานในรูปของโฟตอน (Photon) ได้โดยตรง ($E = h\nu$) จึงเป็นหัวใจสำคัญของเลเซอร์ไดโอด, LED และอุปกรณ์ High-Speed Optical Transceivers

การกระจายตัวของพาหะและระดับพลังงานแฟร์มี (Fermi-Dirac Statistics)

ความน่าจะเป็นที่สถานะพลังงาน $E$ จะถูกครอบครองโดยอิเล็กตรอนในสภาวะสมดุลทางความร้อน (Thermal Equilibrium) ถูกกำหนดโดย Fermi-Dirac Distribution:

FERMI-DIRAC DISTRIBUTION & CARRIER CONCENTRATIONS

$$ f(E) = \frac{1}{1 + \exp\left(\frac{E - E_F}{kT}\right)} $$

$$ n = N_C \exp\left(-\frac{E_C - E_F}{kT}\right), \quad p = N_V \exp\left(-\frac{E_F - E_V}{kT}\right) $$

เมื่อ $N_C = 2\left(\frac{2\pi m_e^* kT}{h^2}\right)^{3/2}$ และ $N_V = 2\left(\frac{2\pi m_h^* kT}{h^2}\right)^{3/2}$ คือ Effective Density of States ที่ขอบแถบพลังงาน

MASS ACTION LAW & INTRINSIC CARRIER CONCENTRATION

$$ n \cdot p = n_i^2 = N_C N_V \exp\left(-\frac{E_g}{kT}\right) $$

สำหรับ Silicon บริสุทธิ์ที่อุณหภูมิห้อง ($T = 300\text{ K}$), $n_i \approx 1.0 \times 10^{10}\text{ cm}^{-3}$ (ค่ามาตรฐานอัปเดตตามการทดลองยุคใหม่) และ Thermal Voltage $V_T = \frac{kT}{q} \approx 25.86\text{ mV}$

03 การเจือสารและการควบคุมพาหะ (Doping, Ionization & Degeneracy)

การดัดแปลงสภาพนำไฟฟ้าของสารกึ่งตัวนำทำได้โดยการใส่สารเจือปน (Dopants) ลงในโครงผลึก:

N-Type Doping: การแทนที่อะตอม Si ด้วยธาตุหมู่ V เช่น Phosphorus (P) หรือ Arsenic (As) ทำให้อิเล็กตรอนตัวที่ 5 มีพลังงานยึดเหนี่ยวต่ำ ($E_C - E_D \approx 0.045\text{ eV}$) และหลุดเข้าสู่ Conduction Band กลายเป็นอิเล็กตรอนอิสระ (Majority Carrier $n \approx N_D^+$)
P-Type Doping: การแทนที่ด้วยธาตุหมู่ III เช่น Boron (B) หรือ Indium (In) ก่อให้เกิดระดับพลังงานรับ ($E_A - E_V \approx 0.045\text{ eV}$) ที่ดึงดูดอิเล็กตรอนและทิ้งโฮลอิสระไว้ใน Valence Band (Majority Carrier $p \approx N_A^-$)

❄️

Carrier Freeze-Out & Cryogenic Semiconductor Physics

ที่อุณหภูมิต่ำมาก (เช่น ในระบบ Quantum Computing Cryo-CMOS ที่ $4\text{ K}$ หรือ $77\text{ K}$) พลังงานความร้อน $kT$ จะไม่เพียงพอที่จะไอออไนซ์ Dopants ได้อย่างสมบูรณ์ เกิดปรากฏการณ์ Carrier Freeze-Out ($N_D^+ \ll N_D$) ส่งผลให้ความต้านทานไฟฟ้าของ Substrate พุ่งสูงขึ้น และต้องใช้โมเดลฟิสิกส์เฉพาะทางในการออกแบบวงจรรวม

ในย่านที่มีการเจือสารเข้มข้นสูงมาก (Heavy Doping, $N_D, N_A > 10^{19}\text{ cm}^{-3}$) ฟังก์ชันคลื่นของอะตอม Dopant จะเริ่มซ้อนทับกันเองจนระดับพลังงานของสารเจือขยายตัวเป็นแถบพลังงานที่เชื่อมต่อกับ Conduction/Valence band เกิดปรากฏการณ์ Bandgap Narrowing ($\Delta E_g$) และสารกึ่งตัวนำจะกลายสภาพเป็น Degenerate Semiconductor ซึ่ง Fermi Level จะทะลุเข้าไปอยู่ในแถบพลังงาน ($E_F > E_C$ หรือ $E_F < E_V$)

04 กลไกการขนส่งพาหะและสมการต่อเนื่อง (Carrier Transport & Continuity Equations)

การไหลของกระแสไฟฟ้าในสารกึ่งตัวนำประกอบด้วยสองกลไกหลักที่ขับเคลื่อนด้วยสนามไฟฟ้า (Electric Field $\mathcal{E}$) และความชันของความเข้มข้น (Concentration Gradient $\nabla n, \nabla p$):

DRIFT-DIFFUSION EQUATIONS (สมการกระแสรวมของอิเล็กตรอนและโฮล)

$$ \mathbf{J}_n = q n \mu_n \boldsymbol{\mathcal{E}} + q D_n \nabla n $$

$$ \mathbf{J}_p = q p \mu_p \boldsymbol{\mathcal{E}} - q D_p \nabla p $$

$$ \mathbf{J}_{total} = \mathbf{J}_n + \mathbf{J}_p $$

เมื่อ $\mu$ คือความคล่องตัวของพาหะ (Mobility) และ $D$ คือสัมประสิทธิ์การแพร่ (Diffusion Coefficient) ซึ่งเชื่อมโยงกันด้วย Einstein Relation: $\frac{D_n}{\mu_n} = \frac{D_p}{\mu_p} = \frac{kT}{q} = V_T$

กลไกการกระเจิงของพาหะ (Mobility Scattering Mechanisms)

ความคล่องตัวสุทธิของพาหะคำนวณจาก Matthiessen's Rule $\frac{1}{\mu_{total}} = \frac{1}{\mu_{lattice}} + \frac{1}{\mu_{ionized}} + \frac{1}{\mu_{surface}}$:

Acoustic Phonon (Lattice) Scattering: การชนกับการสั่นสะเทือนของโครงผลึกความร้อน แปรผันตามอุณหภูมิ $\mu_{lattice} \propto T^{-3/2}$ (ลดลงเมื่อร้อนขึ้น)
Ionized Impurity Scattering: การเบี่ยงเบนเส้นทางจากแรงดึงดูด/ผลักทางคูลอมบ์ของไอออน Dopant แปรผันตาม $\mu_{ionized} \propto \frac{T^{3/2}}{N_I}$
Surface Roughness Scattering: การกระเจิงที่รอยต่อระหว่าง Silicon และ Gate Dielectric ภายใต้สนามไฟฟ้าในแนวดิ่งเข้มข้น ($\mathcal{E}_{eff}$)

POISSON'S EQUATION & CONTINUITY EQUATIONS

$$ \nabla^2 \psi = -\frac{\rho}{\epsilon_s} = -\frac{q}{\epsilon_s} \left( p - n + N_D^+ - N_A^- \right) $$

$$ \frac{\partial n}{\partial t} = \frac{1}{q} \nabla \cdot \mathbf{J}_n + G_n - U_{SRH} - U_{Auger} $$

สมการรากฐานของ Device Simulation โดย $U_{SRH}$ คือ Shockley-Read-Hall Recombination ผ่านกับดักในช่องว่างพลังงาน และ $U_{Auger}$ คือการถ่ายโอนพลังงานให้อิเล็กตรอนตัวที่สามในย่านที่มีพาหะหนาแน่นสูง

05 ฟิสิกส์ของรอยต่อ PN และอิเล็กโทรสแตติกส์ (PN Junction Electrostatics & Dynamics)

เมื่อสารกึ่งตัวนำ P-type และ N-type สัมผัสกัน อิเล็กตรอนและโฮลจะแพร่ข้ามรอยต่อและจับคู่กัน ทิ้งไอออนประจุบวกคงที่ ($N_D^+$) ในฝั่ง N และไอออนประจุลบ ($N_A^-$) ในฝั่ง P เกิดเป็น Depletion Region (Space Charge Region) และสนามไฟฟ้าภายในที่เหนี่ยวนำให้เกิด Built-in Potential ($V_{bi}$):

PN JUNCTION BUILT-IN POTENTIAL & DEPLETION WIDTH

$$ V_{bi} = V_T \ln\left(\frac{N_A N_D}{n_i^2}\right) $$

$$ W_{dep} = \sqrt{\frac{2\epsilon_s}{q}\left(\frac{1}{N_A} + \frac{1}{N_D}\right)(V_{bi} - V_a)} $$

$$ \mathcal{E}_{max} = \frac{2(V_{bi} - V_a)}{W_{dep}} = \sqrt{\frac{2q}{\epsilon_s}\left(\frac{N_A N_D}{N_A + N_D}\right)(V_{bi} - V_a)} $$

เมื่อ $V_a$ คือแรงดันไบแอสภายนอก ($V_a > 0$ สำหรับ Forward Bias, $V_a < 0$ สำหรับ Reverse Bias) และ $\epsilon_s = \epsilon_r \epsilon_0 \approx 11.7 \times 8.854 \times 10^{-14}\text{ F/cm}$ สำหรับ Silicon

[ 3D Model: Depletion Region / Built-in Potential Profile — คลิกและลากเพื่อหมุน ]

JUNCTION CAPACITANCE

Depletion & Diffusion Capacitance

ในสภาวะ Reverse Bias ความจุเกิดจากการขยายตัวของชั้นดีพลีชัน $C_j = \frac{\epsilon_s A}{W_{dep}} = \frac{C_{j0}}{\sqrt{1 - V_a/V_{bi}}}$ ส่วนในสภาวะ Forward Bias จะถูกครอบงำด้วย Diffusion Capacitance จากการเก็บกักพาหะข้างน้อย $C_{diff} = \frac{q I_D \tau_T}{kT}$

BREAKDOWN PHYSICS

Zener vs Avalanche Breakdown

Zener Tunneling เกิดขึ้นในรอยต่อที่โด๊ปเข้มข้นสูงมาก ($V_{BR} < 4\text{ V}$) จากการที่อิเล็กตรอนลอดข้าม Bandgap แคบๆ โดยตรง ส่วน Avalanche Multiplication เกิดในรอยต่อโด๊ปบางที่แรงดันสูง ($V_{BR} > 6\text{ V}$) จากการแตกตัวแบบทวีคูณ (Impact Ionization)

06 รอยต่อโลหะ-สารกึ่งตัวนำและโครงสร้าง MOS (Metal-Semiconductor & MOS Physics)

เมื่อนำโลหะที่มี Work Function $\Phi_m$ มาประกบกับสารกึ่งตัวนำที่มี Electron Affinity $\chi_s$ พฤติกรรมของรอยต่อจะถูกกำหนดโดย Schottky Barrier Height ($\Phi_{Bn}$):

SCHOTTKY-MOTT RULE & THERMIONIC EMISSION

$$ \Phi_{Bn} = \Phi_m - \chi_s \quad (\text{Ideal Schottky Limit}) $$

$$ J = A^* T^2 \exp\left(-\frac{q\Phi_{Bn}}{kT}\right) \left[ \exp\left(\frac{qV_a}{\eta kT}\right) - 1 \right] $$

เมื่อ $A^* = \frac{4\pi q m_e^* k^2}{h^3}$ คือ Richardson Constant ($A^* \approx 112\text{ A/cm}^2\text{K}^2$ สำหรับ n-type Si)

💡

Fermi Level Pinning & Ohmic Contact Engineering ใน Sub-2nm Nodes

ในความเป็นจริง รอยต่อระหว่างโลหะและสารกึ่งตัวนำมักเกิด Metal-Induced Gap States (MIGS) และพันธะที่ไม่สมบูรณ์ที่ผิวหน้า ทำให้ Fermi Level ถูกตรึงไว้ (Fermi Level Pinning) ใกล้จุดกึ่งกลาง Bandgap (Bardeen Limit) การสร้าง Ohmic Contacts ที่มีความต้านทานต่ำพิเศษ ($R_c < 100\ \Omega\cdot\mu\text{m}$) สำหรับขั้ว Source/Drain ในชิปยุคใหม่จึงต้องอาศัยการโด๊ปผิวหน้าให้เข้มข้นยิ่งยวด ($N_D > 5 \times 10^{20}\text{ cm}^{-3}$) เพื่อบีบให้ชั้น Barrier บางลงจนอิเล็กตรอนเกิดการ Tunneling (Field Emission) ได้อย่างสมบูรณ์

สถิติและสถานะการทำงานของโครงสร้าง MOS Capacitor

โครงสร้าง Metal-Oxide-Semiconductor (MOS) เป็นหัวใจของเกตควบคุมทรานซิสเตอร์ เมื่อป้อนแรงดันเกต ($V_G$) ศักย์ไฟฟ้าที่ผิวหน้าซิลิคอน ($\psi_s$) จะแปรเปลี่ยนผ่าน 4 สถานะหลัก:

Accumulation ($V_G < V_{FB}$ สำหรับ p-substrate): โฮลสะสมหนาแน่นที่ผิวหน้า
Flatband ($V_G = V_{FB} = \Phi_{ms} - Q_{ox}/C_{ox}$): แถบพลังงานขนานตรง ไม่มีประจุเหนี่ยวนำในซิลิคอน
Depletion ($V_{FB} < V_G < V_{th}$): โฮลถูกผลักออกไป เกิด Space Charge Region ของไอออนลบ
Strong Inversion ($\psi_s \ge 2\phi_F = 2 V_T \ln(N_A/n_i)$): ความเข้มข้นของอิเล็กตรอนที่ผิวหน้าสูงกว่าความเข้มข้นของโฮลในเนื้อสารเดิม เกิด conductive inversion layer channel

07 ทรานซิสเตอร์ BJT และ MOSFET (BJT & MOSFET Foundations)

ทรานซิสเตอร์ทั้งสองตระกูลเป็นแกนหลักของการขับเคลื่อนวงจรอิเล็กทรอนิกส์ แต่ใช้กลไกทางฟิสิกส์ที่แตกต่างกันโดยสิ้นเชิง:

พารามิเตอร์ทางฟิสิกส์	Bipolar Junction Transistor (BJT / HBT)	Metal-Oxide-Semiconductor FET (MOSFET / FinFET)
กลไกการควบคุม	ควบคุมด้วยกระแส (Current-Controlled): กระแส Base $I_B$ ควบคุม Minority Carrier Injection ข้าม Base แคบๆ	ควบคุมด้วยสนามไฟฟ้า (Field-Effect Voltage-Controlled): แรงดัน Gate $V_{GS}$ เหนี่ยวนำ Inversion Layer Channel
ความสัมพันธ์ I-V	Exponential: $I_C = I_S \exp(V_{BE}/V_T)$	Quadratic (Long-channel): $I_D \propto (V_{GS} - V_{th})^2$ / Linear (Velocity Saturation): $I_D \propto (V_{GS} - V_{th})$
Transconductance ($g_m$)	สูงสุด: $g_m = \frac{I_C}{V_T} \approx 38.6\text{ mS/mA}$ ที่ 300K	จำกัดโดย Oxide Capacitance: $g_m = \mu C_{ox} \frac{W}{L} (V_{GS} - V_{th})$ หรือ $g_m = W C_{ox} v_{sat}$
Input Impedance	ปานกลาง ($r_\pi = \beta / g_m$) มีกระแส Base DC ไหลตลอดเวลา	สูงยิ่งยวดที่ DC ($R_{in} \to \infty$) เนื่องจากมี Gate Dielectric ฉนวนกั้น
จุดเด่นในงานวิศวกรรม	ความไวสูง, Phase Noise ต่ำ, อัตราขยายยอดเยี่ยมสำหรับ RF, Bandgap, และ Precision Analog	กินไฟสถิตต่ำ (Static Power $\approx 0$), ความหนาแน่นของลอจิกสูง ย่อขนาดลงระดับนาโนเมตรได้ดีเยี่ยม

MOSFET THRESHOLD VOLTAGE (สมการแรงดันเริ่มทำงาน)

$$ V_{th} = V_{FB} + 2\phi_F + \frac{\sqrt{2\epsilon_s q N_A (2\phi_F - V_{BS})}}{C_{ox}} $$

เมื่อ $V_{FB}$ คือ Flatband Voltage, $\phi_F = V_T \ln(N_A/n_i)$, $C_{ox} = \epsilon_{ox}/t_{ox}$ คือความจุเกตออกไซด์ต่อหน่วยพื้นที่, และ $V_{BS}$ คือแรงดัน Body Bias ที่ก่อให้เกิดปรากฏการณ์ Body Effect ($\gamma$)

08 ปรากฏการณ์ควอนตัมและผลกระทบในระดับนาโน (Nanoscale Quantum Phenomena & SCE)

เมื่อเกตของทรานซิสเตอร์ถูกย่อขนาดลงสู่ระดับต่ำกว่า 10 นาโนเมตร ฟิสิกส์ดั้งเดิมแบบคลาสสิก (Drift-Diffusion) จะเริ่มสูญเสียความแม่นยำ และต้องนำทฤษฎีกลศาสตร์ควอนตัมและผลกระทบของขนาดสั้น (Short-Channel Effects) เข้ามาคำนวณ:

SHORT-CHANNEL EFFECT (SCE)

Drain-Induced Barrier Lowering (DIBL)

สนามไฟฟ้าจาก Drain ทะลุเข้ามาลดแนวกั้นศักย์ไฟฟ้าที่ Source ($DIBL = \frac{\Delta V_{th}}{\Delta V_{DS}}$) ทำให้เกตสูญเสียการควบคุม นำไปสู่การเสื่อมถอยของ Subthreshold Swing ($SS > 60\text{ mV/dec}$) และกระแส Off-state Leakage พุ่งสูง

QUANTUM CONFINEMENT

การจำกัดมิติใน Nanosheet / GAAFET

เมื่อความหนาของแชนเนล ($t_{ch} < 5\text{ nm}$) เข้าใกล้ความยาวคลื่น De Broglie ของอิเล็กตรอน แถบ Conduction Band จะแยกตัวออกเป็น Discrete Subbands ($E_n = \frac{n^2 \pi^2 \hbar^2}{2 m^* t_{ch}^2}$) เพิ่ม Effective Bandgap และเปลี่ยน Density of States เป็นแบบ 2D/1D

TUNNELING LEAKAGE

Gate & Band-to-Band Tunneling (BTBT)

อิเล็กตรอนลอดผ่านชั้นเกตออกไซด์บางๆ ด้วย Direct Quantum Tunneling บังคับให้อุตสาหกรรมต้องเปลี่ยนมาใช้ High-k Dielectric ($\text{HfO}_2, \kappa \approx 25$) ร่วมกับ Metal Gate และเกิดการรั่วไหลแบบ BTBT ในรอยต่อ Drain-Substrate ที่สนามไฟฟ้าเข้มข้น

TRANSPORT LIMITS

Quasi-Ballistic Carrier Transport

เมื่อความยาวแชนเนลสั้นกว่าค่า Mean Free Path ของอิเล็กตรอน ($\lambda_0 \approx 5\text{–}10\text{ nm}$) อิเล็กตรอนจะพุ่งผ่านแชนเนลโดยแทบไม่เกิดการกระเจิง (Ballistic Ratio $B > 0.8$) ทำให้กระแสถูกกำหนดโดยการฉีดประจุที่ขอบ Source (Ballistic Injection Velocity)

SUBTHRESHOLD SWING & THERMODYNAMIC LIMIT (300K)

$$ SS = \left( \frac{d \log_{10} I_D}{d V_{GS}} \right)^{-1} = \ln(10) \cdot \frac{kT}{q} \left( 1 + \frac{C_d + C_{it}}{C_{ox}} \right) \ge 59.6\text{ mV/decade} $$

ขีดจำกัดอุณหพลศาสตร์ Boltzmann Limit ที่อุณหภูมิห้องคือ ~60 mV/dec — สถาปัตยกรรม Gate-All-Around (GAAFET) เข้าใกล้ค่านี้ที่ ~65 mV/dec ขณะที่ Planar MOSFET รุ่นเก่าอยู่ที่ >90 mV/dec

09 รอยต่อต่างชนิดและตัวนำยวดยิ่ง/2DEG (Heterostructures & Polarization Physics)

Heterojunction คือการนำสารกึ่งตัวนำสองชนิดที่มีค่า Bandgap แตกต่างกันมาต่อกันในระดับอะตอม (Epitaxial Interface) ความไม่ต่อเนื่องของขอบแถบพลังงานคำนวณจาก Anderson's Rule (Electron Affinity Rule):

BAND OFFSETS AT HETEROJUNCTIONS

$$ \Delta E_C = \chi_1 - \chi_2, \quad \Delta E_V = \Delta E_g - \Delta E_C = (E_{g1} - E_{g2}) - (\chi_1 - \chi_2) $$

เมื่อ $\chi_1, \chi_2$ คือค่า Electron Affinity ของสารกึ่งตัวนำทั้งสองชนิด

ฟิสิกส์ 2DEG ใน AlGaN/GaN HEMT และโพลาไรเซชัน

ในผลึกกลุ่ม III-Nitride โครงสร้างผลึก Wurtzite ที่ขาดความสมมาตรในแนวแกน c-axis ก่อให้เกิด Spontaneous Polarization ($P_{SP}$) และเมื่อปลูกชั้น AlGaN บางๆ บน GaN ความเค้นจากการไม่เข้ากันของขนาดแลตทิซ (Lattice Mismatch) จะเหนี่ยวนำให้เกิด Piezoelectric Polarization ($P_{PZ}$) เพิ่มเติม

ผลรวมของความชันโพลาไรเซชัน $\nabla \cdot \mathbf{P} = \sigma_{pol}$ จะเหนี่ยวนำให้เกิดสนามไฟฟ้าเข้มข้นมหาศาล ($> 3\text{ MV/cm}$) ดึงดูดอิเล็กตรอนมารวมกันที่รอยต่อกลายเป็น Two-Dimensional Electron Gas (2DEG) ที่มีความหนาแน่นสูงมาก ($n_s \approx 10^{13}\text{ cm}^{-2}$) โดยไม่ต้องอาศัยการเจือสาร Dopant เลย (Doping-less Carrier Generation) อิเล็กตรอนในชั้น 2DEG จึงไม่ถูกกระเจิงโดยไอออน Dopant และมีค่า Mobility สูงทะลุ $2,000\text{ cm}^2/\text{V}\cdot\text{s}$ ซึ่งเป็นหัวใจของชิป GaN Fast Charger และ 5G/6G RF Power Amplifiers

10 แบบจำลองฟิสิกส์ในระดับอุตสาหกรรม (Industrial TCAD & Compact Physics Models)

ในการพัฒนาเทคโนโลยีการผลิตเซมิคอนดักเตอร์ระดับโลก โรงงานผลิต (Foundries เช่น TSMC, Intel, Samsung) จะใช้ซอฟต์แวร์จำลองฟิสิกส์ระดับลึกที่เรียกว่า TCAD (Technology Computer-Aided Design) เพื่อทำนายคุณสมบัติทางไฟฟ้าและปรับจูนโครงสร้างทรานซิสเตอร์ก่อนการสร้างจริงใน Fab:

ระดับการจำลอง (Hierarchy)	วิธีเชิงตัวเลข (Numerical Method)	โมเดลฟิสิกส์ที่ใช้	เครื่องมือมาตรฐานอุตสาหกรรม
Atomistic / Quantum	Non-Equilibrium Green's Function (NEGF), Density Functional Theory (DFT)	Schrödinger-Poisson Self-Consistent Solver, Subband Wavefunctions	Nextnano, QuantumATK, NanoTCAD ViDES
Device Continuum (TCAD)	Finite Element Method (FEM), Hydrodynamic Transport, Monte Carlo BTE	Band-to-Band Tunneling, Lombardi Surface Mobility, SRH Recombination	Synopsys Sentaurus TCAD, Silvaco Atlas
Compact Model (SPICE)	Analytical Closed-form Physics Equations with Parameter Extraction Decks	BSIM-BULK, BSIM-CMG (FinFET/GAA), BSIM-SOI, ASM-HEMT	Keysight ICCAP, Cadence Spectre, Synopsys HSPICE

🎯

จาก Device Physics สู่ Circuit Design: บทบาทของ PDK & Compact Model

วิศวกร Device Physics ทำหน้าที่แปลงฟิสิกส์อันซับซ้อนของทรานซิสเตอร์ใน Fab ให้ออกมาเป็นแบบจำลองทางคณิตศาสตร์ที่รันได้รวดเร็ว (Compact Models) บรรจุลงใน PDK (Process Design Kit) เพื่อให้นักออกแบบวงจร (IC Designers) ทั่วโลกสามารถจำลองวงจรขนาดหลายพันล้านทรานซิสเตอร์ได้ด้วยความแม่นยำสูงสุด

// QUICK CONCEPT CHECK

เหตุใดเทคโนโลยี GAAFET (Gate-All-Around Nanosheet) จึงสามารถควบคุม Subthreshold Swing ให้เข้าใกล้ขีดจำกัดทางอุณหพลศาสตร์ (~60 mV/dec) ได้ดีกว่า FinFET และ Planar MOSFET?