📦
3D / Isometric Chiplet Stack View
Aggregate Bandwidth
8.19TB/s
D2D Latency
1.25ns
Energy Per Bit
0.35pJ/bit
Junction Temp (Tj max)
68.5°C
💡 การวิเคราะห์สถาปัตยกรรม Heterogeneous Integration
ระบบกำลังจำลองการเชื่อมต่อแบบ 2.5D TSMC CoWoS-S ด้วยอินเตอร์โพเซอร์ซิลิคอนขนาด 3.3× Reticle Limit รองรับ Compute Dies 2 ตัวและ HBM3e 8 สแตก ให้แบนด์วิดท์หน่วยความจำรวมระดับ 8.19 TB/s ด้วยบัส UCIe 1.1 Advanced ซึ่งลดการสิ้นเปลืองพลังงานลงเหลือเพียง 0.35 pJ/bit เมื่อเทียบกับบอร์ด PCB ทั่วไปที่กินพลังงานมากกว่า 10-20 pJ/bit
• Total Silicon Area =
2,450 mm²
• Microbump Pitch = 25 μm
• Cost Saving vs Monolithic =
58.4%
• Cooling Margin =
+36.5°C Safe