ทดสอบระดับอุปกรณ์ฟิสิกส์กึ่งตัวนำ วิเคราะห์ความต่างของโครงสร้างทรานซิสเตอร์แบบ FinFET และ Gate-All-Around (GAA) Nanosheet จนถึง CFET ในสเกลต่ำกว่า 3nm
สำรวจ 2 ทิศทางการเติบโตของเซมิคอนดักเตอร์โลก ระหว่างการย่อขนาดทรานซิสเตอร์แบบดั้งเดิม และการรวมฟังก์ชันอเนกประสงค์
มุ่งเน้นการเพิ่มความหนาแน่นของทรานซิสเตอร์บนแผ่นซิลิคอนให้เป็นไปตามกฎของมัวร์ (Moore's Law) โดยใช้เทคโนโลยีย่อขนาดระดับอังสตรอม เช่น FinFET, GAA Nanosheet, และ CFET เพื่อขับเคลื่อนชิปประมวลผลประสิทธิภาพสูง (HPC), GPU และ AI Cloud Computing
มุ่งเน้นการบูรณาการฟังก์ชันหลากหลายที่ไม่ใช่แค่การคำนวณลงบนชิป เช่น เซนเซอร์อนาล็อก, MEMS, ชิปการสื่อสาร RF, และชิปควบคุมพลังงานสูง (Power SiC/GaN) ซึ่งต้องการวัสดุพิเศษและการออกแบบระบบที่รองรับสภาพแวดล้อมเฉพาะตัว
เปรียบเทียบโครงสร้าง สารกึ่งตัวนำ และกระบวนการผลิตเฉพาะตัวของ 4 แพลตฟอร์มสำคัญในห่วงโซ่อุปทาน