Wafer Preparation & Specs:
Wafer Preparation & Specs
01 บทนำ: Wafer Prep คืออะไร
กระบวนการจัดเตรียมเวเฟอร์ (Wafer Preparation) คือรากฐานที่สำคัญที่สุดของกระบวนการผลิตเซมิคอนดักเตอร์ทั้งหมด (Frontend-of-Line) เปรียบเสมือนการสร้าง 'พิมพ์เขียว' บนแผ่นผลึกเดี่ยวที่สมบูรณ์แบบ ก่อนที่จะเข้าสู่ขั้นตอนการโฟโตลิโทกราฟีหรือการปลูกฟิล์มใดๆ คุณภาพของเวเฟอร์เริ่มต้นตั้งแต่ความบริสุทธิ์ของซิลิคอน (Electronic Grade Silicon - EGS) ที่ระดับ 99.9999999% (9N) ซึ่งส่งผลโดยตรงต่อประสิทธิภาพและ Yield ของชิปในระดับนาโนเมตร
ในฐานะวิศวกรโรงงาน (Fab Engineer) การเข้าใจคุณสมบัติของเวเฟอร์ไม่ใช่แค่เรื่องของวัสดุศาสตร์ แต่เป็นเรื่องของการควบคุมความคลาดเคลื่อน (Tolerance) ในระดับอะตอม ทั้งในแง่ของ Crystal Orientation (เช่น <100> หรือ <111>) และระดับความต้านทานไฟฟ้า (Resistivity) ซึ่งกำหนดการทำงานของอุปกรณ์เซมิคอนดักเตอร์ที่อยู่ด้านบนทั้งหมด
Crystal structure (diamond cubic), doping mechanisms, carrier transport, band diagrams — และ wafer specs: diameter, resistivity, orientation, CZ vs FZ growth
Equipment: Czochralski puller, 4-point probe, Hall effect setup
Path: Process / Fab Engineer
02 หลักการพื้นฐาน
โครงสร้างผลึกซิลิคอนเป็นแบบ Diamond Cubic ซึ่งมีความเสถียรสูงทางกลศาสตร์และไฟฟ้า การเจือสาร (Doping) เช่น โบรอน (P-type) หรือฟอสฟอรัส (N-type) เข้าไปในโครงสร้างผลึกจะส่งผลต่อความเข้มข้นของพาหะ (Carrier Concentration) ซึ่งสามารถคำนวณผ่านสมการความสัมพันธ์ของความต้านทาน ($\rho$): $ \rho = \frac{1}{q(n\mu_n + p\mu_p)} $ โดยที่ $q$ คือประจุไฟฟ้า, $n$ และ $p$ คือความเข้มข้นของอิเล็กตรอนและโฮล และ $\mu$ คือความคล่องตัวของพาหะ (Mobility)
ความเข้าใจในเรื่องของ Energy Band Diagram และตำแหน่งของ Fermi Level เป็นหัวใจสำคัญในการทำความเข้าใจพฤติกรรมของรอยต่อ P-N ในอุปกรณ์จริง การควบคุมข้อบกพร่องในผลึก (Crystal Defects) เช่น Dislocation หรือ Interstitial atoms เป็นสิ่งที่ท้าทายมาก เนื่องจากข้อบกพร่องเหล่านี้จะกลายเป็นแหล่งกับดักพาหะ (Carrier Traps) ที่ทำให้เกิด Leakage Current สูงในระดับอุปกรณ์
03 กระบวนการและขั้นตอน
กระบวนการผลิตเวเฟอร์เริ่มต้นจากวิธี Czochralski (CZ) ซึ่งเป็นการดึงผลึกเดี่ยว (Seed Crystal) ออกจากซิลิคอนหลอมเหลวด้วยการหมุนอย่างช้าๆ ในสภาพแวดล้อมที่ควบคุมอุณหภูมิและความดันอย่างเคร่งครัด ผลึกที่ได้จะถูกนำมาตัดเป็นเวเฟอร์ (Wafer Sawing) โดยใช้ลวดเพชร (Diamond Wire Saw) ซึ่งต้องควบคุมการสูญเสียเนื้อซิลิคอน (Kerf Loss) ให้ต่ำที่สุด
หลังจากได้แผ่นเวเฟอร์แล้ว จะต้องผ่านขั้นตอน Lapping เพื่อปรับความเรียบ (Planarization) และ Chemical Mechanical Polishing (CMP) เพื่อกำจัดรอยขีดข่วนระดับนาโนเมตรออกไป จนได้พื้นผิวแบบ Mirror-like surface การวัดความสมบูรณ์ของพื้นผิวใช้เครื่องมือวัดความขรุขระ (Atomic Force Microscopy - AFM) เพื่อให้มั่นใจว่าเวเฟอร์มีความสะอาดและเรียบพอสำหรับการทำ Photolithography ที่มีความละเอียดสูง
04 เทคนิคขั้นสูง
ในยุคที่เทคโนโลยีการผลิตก้าวเข้าสู่โหนด 5nm หรือต่ำกว่า การควบคุมความบริสุทธิ์ของเวเฟอร์ต้องเข้มข้นขึ้น โดยเฉพาะเรื่องของ Oxygen Precipitation ที่เกิดจากการใช้วิธี CZ ซึ่งออกซิเจนจากเบ้าหลอมอาจจะหลุดเข้าไปในเนื้อซิลิคอน วิศวกรต้องจัดการเรื่อง Gettering Sites เพื่อดึงโลหะปนเปื้อน (Metal Contamination) ออกจากบริเวณที่สร้างทรานซิสเตอร์ (Active Area)
นอกจากนี้ ในเทคโนโลยี 3D IC หรือ FinFET การบิดเบี้ยวของเวเฟอร์ (Wafer Bow and Warp) อันเนื่องมาจากแรงเค้น (Stress) จากชั้นฟิล์มบางที่ปลูกซ้อนกันหลายชั้น กลายเป็นอุปสรรคสำคัญในการทำ Alignment ของเครื่อง Exposure (Stepper/Scanner) การพัฒนาวัสดุเวเฟอร์ที่มีความคงตัวทางความร้อนสูงและการควบคุม Stress Gradient จึงเป็นแนวหน้าของการวิจัยในระดับอุตสาหกรรม
05 เครื่องมือและอุปกรณ์
อุตสาหกรรมผลิตเวเฟอร์พึ่งพาอุปกรณ์ที่มีความละเอียดสูงและซับซ้อน ได้แก่:
- Growth Equipment: ระบบ Czochralski Pullers จากบริษัทอย่าง Kayex หรือ Ferrotec
- Metrology: เครื่องมือวัดความต้านทานแบบ 4-Point Probe และ Hall Effect Setup จาก KLA Corporation หรือ Semilab
- Inspection: ระบบตรวจสอบหาอนุภาค (Particle Inspection) จาก Applied Materials (AMAT) และ Hitachi High-Tech
- Simulation: การใช้ซอฟต์แวร์จำลองพฤติกรรมของวัสดุ (TCAD) เช่น Synopsys Sentaurus เพื่อจำลองการแพร่ของสารเจือ (Dopant Diffusion) ในผลึกก่อนเข้าสู่กระบวนการผลิตจริง
06 การประยุกต์ใช้ในอุตสาหกรรม
ในปัจจุบัน โรงหล่อชั้นนำอย่าง TSMC, Intel และ Samsung ไม่ได้ผลิตเวเฟอร์เองทั้งหมด แต่จะสั่งซื้อจากพันธมิตรที่เป็น Wafer Supplier รายใหญ่ของโลก เช่น Shin-Etsu Handotai และ SUMCO จากญี่ปุ่น หรือ GlobalWafers ซึ่งบริษัทเหล่านี้มีอิทธิพลอย่างมากต่อห่วงโซ่อุปทานเซมิคอนดักเตอร์โลก
การเลือกใช้เวเฟอร์ประเภทต่างๆ เช่น Epitaxial Wafer (Epi-wafer) เพื่อลดปัญหา Latch-up ในอุปกรณ์ CMOS หรือการเลือกใช้เวเฟอร์ที่มี Oxygen Content ต่างกัน ขึ้นอยู่กับความต้องการเฉพาะของผลิตภัณฑ์นั้นๆ ความสัมพันธ์เชิงกลยุทธ์ระหว่างผู้ผลิตเวเฟอร์และโรงหล่อ (Foundry) คือปัจจัยสำคัญที่ทำให้เกิดการขยายตัวของ Yield และช่วยลดต้นทุนการผลิตชิปต่อหน่วยในระดับ Mass Production