01Silicon Substrate 02Thermal Process 03Photolithography 04Etch & Deposit 05CMP 06Ion Implant 07Metallization 08Test & Package 09Inspection
03
IC FABRICATION FLOWPhotolithography
STEP 03 OF 09 — PATTERN TRANSFER

Photo-
lithography

อ่าน 14 นาที EUV / DUV ASML Scanner

Pattern Transfer ด้วยแสง — ทำซ้ำ 50–100 ครั้งต่อ wafer เป็นหัวใจของ IC Fabrication

01 บทนำ: Photolithography & Photoresist Technology คืออะไร

Photolithography (โฟโตลิโทกราฟี) คือกระบวนการหลักที่มีความสำคัญที่สุดในสายการผลิตเซมิคอนดักเตอร์ (Semiconductor Fabrication) ทำหน้าที่ถ่ายทอดลวดลายวงจรไฟฟ้าที่มีความละเอียดสูงระดับนาโนเมตรจากแผ่นหน้ากากวงจร (Photomask หรือ Reticle) ลงบนแผ่นซิลิคอนเวเฟอร์ (Silicon Wafer) โดยใช้แสงเป็นสื่อกลาง เปรียบเสมือนการ "พิมพ์ภาพถ่าย" ที่มีความละเอียดและซับซ้อนกว่าหลายพันล้านเท่า กระบวนการนี้จะถูกทำซ้ำสลับกับการกัดกร่อน (Etching) และการฝังไอออน (Ion Implantation) หลายสิบชั้นเพื่อสร้างโครงสร้างทรานซิสเตอร์แบบสามมิติที่สมบูรณ์

องค์ประกอบสำคัญที่ทำหน้าที่เป็นตัวกลางในการบันทึกลวดลายแสงนี้คือ Photoresist (PR) หรือ สารไวแสง ซึ่งเป็นวัสดุพอลิเมอร์อินทรีย์ชนิดพิเศษที่มีความไวต่อปฏิกิริยาเคมีเมื่อได้รับพลังงานจากแสง (Photon) ในยุคปัจจุบันที่อุตสาหกรรมชิปก้าวข้ามขีดจำกัดไปสู่ระดับ Sub-3nm สาร Photoresist ไม่ได้ทำหน้าที่เพียงแค่รับลวดลายเท่านั้น แต่ยังต้องทำหน้าที่เป็นหน้ากากป้องกันที่มีความทนทานต่อสารเคมีสูงในขั้นตอนการ Etching (Etch Resistance) และต้องมีความเสถียรเชิงโครงสร้างเพื่อป้องกันการล้มพังพินาศของลวดลายขนาดจิ๋ว (Pattern Collapse)

วิศวกรสาย Lithography ทำอะไร?

ใน Fab ระดับ Leading-edge บทบาทของ Process / Fab Engineer และ Leading-Edge Technology Engineer ด้าน Lithography คือการควบคุมพารามิเตอร์การเปิดรับแสง (Exposure Dose), โฟกัส (Focus Window), และการควบคุมคุณสมบัติทางเคมีของ Photoresist เพื่อรักษาระดับอัตราผลผลิต (Yield) ให้สูงที่สุดภายใต้กรอบข้อจำกัดทางฟิสิกส์

📍 CAREER ROADMAP CONTEXT
STAGE 02 — LITHOGRAPHY: Photolithography & Patterning
Optical lithography (DUV 193nm immersion), photoresist chemistry (positive/negative), BARC, OPC, SRAF, overlay measurement, CD-SEM — สู่ EUV 13.5nm
Equipment: ASML scanner, KLA overlay tool, CD-SEM (Hitachi)
Related: Photoresist & BARC Chemistry · OPC & SRAF · EUV Lithography · High-NA EUV (ASML EXE:5000) Path: Process / Fab Engineer, Leading-Edge Technology Engineer

02 Photoresist & Anti-Reflective Coatings

Photoresist (PR) หรือสารไวแสง เป็นพอลิเมอร์อินทรีย์ที่ทำปฏิกิริยากับแสงเปลี่ยนโครงสร้างเคมีเพื่อให้ละลายได้ (Positive) หรือเกิด cross-link ไม่ให้ละลาย (Negative) ในสารละลายล้าง (Developer)

4 ส่วนประกอบหลักในน้ำยา Photoresist

  • Resin (พอลิเมอร์เรซิน): โครงสร้างหลัก (Organic polymer matrix) ทำหน้าที่เกาะยึดวัสดุและเป็นหน้ากากต้านทานต่อสารกัดกร่อน (Etch Resistance) ในกระบวนการกัดกร่อน เช่น สาร Novolac หรือ Poly(hydroxystyrene)
  • Solvent (ตัวทำละลาย): ของเหลวที่เป็นสื่อตัวพา ทำหน้าที่ควบคุมความหนืด (Viscosity) เพื่อให้เคลือบแผ่นเวเฟอร์ได้บางเรียบสม่ำเสมอ หลังจากเคลือบเสร็จแล้วจะระเหยไปในขั้นตอน Soft Bake
  • Photoactive Compound (PAC / PAG): สารเร่งปฏิกิริยาไวแสงที่เปลี่ยนสภาพเคมีเมื่อได้รับโฟตอน (เช่น สาร Diazonaphthoquinone - DNQ ในระบบบวก หรือ Photoacid Generator - PAG ในระบบเคมีขยายประสิทธิภาพ)
  • Additives & Surfactants: สารเติมแต่งช่วยเพิ่มความสม่ำเสมอในการไหลราบเรียบ และควบคุมความทนทานต่ออุณหภูมิ

ความแตกต่างของชั้นเคลือบป้องกันการสะท้อน: BARC vs TARC

เพื่อเพิ่มช่วงหน้าต่างกระบวนการ (Process Window) และควบคุมขนาดมิติวิกฤต (CD Control) ให้เสถียร จะมีการติดตั้งชั้นเคลือบป้องกันการสะท้อนแสง (Anti-Reflective Coating) ดังนี้:

ลักษณะเปรียบเทียบ BARC (Bottom Anti-Reflective) TARC (Top Anti-Reflective)
ตำแหน่งติดตั้ง ใต้ชั้น Photoresist (เคลือบระหว่าง Substrate กับ PR) บนชั้น Photoresist (เคลือบอยู่ด้านบนสุดของ PR)
ฟิสิกส์การควบคุม ใช้วัสดุดูดซับแสงและดัชนีหักเหเพื่อป้องกันแสงสะท้อนจากพื้นผิวโลหะด้านล่าง ใช้หลักการแทรกสอดหักล้างของแสง (Destructive Interference) เป็นหลัก
ข้อดีเด่น ลดการสะท้อนรอยหยัก (Reflective Notching) และคุมความสม่ำเสมอดีเยี่ยมแม้ขอบลาดเอียง ช่วยลดผลกระทบ Swing Curve และจำกัดสัญญาณรบกวนในบรรยากาศภายนอก
วัตถุดิบหลัก วัสดุอินทรีย์กลุ่ม Polyimide / SOG / α-C เคลือบหนา 20-200 nm สารละลายสูตรน้ำ (DIW-based) มีความตึงผิวต่ำบวกสารเติมแต่ง UV
ขั้นตอนเปิดผิว ต้องการขั้นตอนกัดแห้งเพิ่ม (Dry Etch Open) เพื่อเปิดผิวหน้าก่อนการกัดชั้นหลัก สามารถละลายไปกับน้ำยาล้าง (Developer) ได้โดยตรงโดยไม่ต้องเจาะแยก
⚠️
LER/LWR — ศัตรูของ Advanced Node
Line Edge Roughness (LER) และ Line Width Roughness (LWR) ของ resist เป็นปัญหาใหญ่ที่ node <5nm เพราะ roughness ส่งผลต่อ device variability โดยตรง

03 Exposure & Coating Process

กระบวนการเคลือบและเปิดรับแสงเวเฟอร์ทำในลำดับขั้นตอนที่ละเอียดอ่อนดังนี้:

ขั้นตอนการหมุนเคลือบสารไวแสง (Spin Coating Mechanics)

การหมุนเคลือบน้ำยาต้องการความเที่ยงตรงสูงเพื่อควบคุมความหนาฟิล์มให้สม่ำเสมอในระดับนาโนเมตร โดยการป้อนน้ำยาเหลวลงกึ่งกลางแผ่นเวเฟอร์แล้วหมุนด้วยความเร็วสูง 1,500–3,000 RPM ทำให้เกิดการไหลแผ่ออกไปตามแรงหนีศูนย์กลาง อย่างไรก็ตาม ที่บริเวณขอบสุดของแผ่นจะเกิดปรากฏการณ์ของเหลวสะสมตัวเป็นสันขอบหนาขึ้นมาเรียกว่า Edge Bead Effect ซึ่งต้องได้รับการกำจัดทันที:

  • Edge Bead Removal (EBR): การพ่นน้ำยาเคมีชะล้างหรือใช้ใบมีดลมเป่าขอบด้านบนของเวเฟอร์กว้างประมาณ 1-2 mm เพื่อขจัดแนวสันพอลิเมอร์หนาที่ขอบ ซึ่งมักเปราะและเสี่ยงต่อการหลุดร่อนกลายเป็นฝุ่นปนเปื้อนในเครื่องฉายแสง
  • Backside Rinse (BSR): การพ่นสารละลายชะล้างด้านหลังและใต้ของขอบเวเฟอร์ขณะหมุน เพื่อรับประกันว่าไม่มีน้ำยาไวแสงหรือสิ่งสกปรกใดๆ ไหลย้อนกลับไปเลอะแผ่นหลังเวเฟอร์ ซึ่งเป็นสาเหตุสำคัญของปัญหาความระนาบโฟกัสเบี่ยงเบนในระดับจิ๋ว
1
Surface Prep + HMDS Coat
ทำความสะอาด wafer และเคลือบไอ HMDS adhesion promoter เพื่อไล่ความชื้นและเปลี่ยนผิวหน้าให้ยึดเกาะกับ resist ได้ดียิ่งขึ้น
2
Resist Coating + EBR/BSR
หมุนเคลือบสารไวแสง PR และน้ำยาป้องกันสะท้อน พร้อมเปิดระบบล้าง EBR/BSR เพื่อเคลียร์ขอบและแผ่นหลังเวเฟอร์ทันที
3
Soft Bake (Pre-Bake)
อบความร้อนอุณหภูมิ ~90–110°C ระเหยสารตัวทำละลาย (Solvent) ให้คงเหลือแผ่นฟิล์มแห้งเสถียร
4
Alignment & Exposure
จัดตำแหน่งพิกัดเทียบกับ Layer 1 และยิงแสง DUV/EUV ผ่านหน้ากากลงไปทำปฏิกิริยากับสารไวแสง
5
Post Exposure Bake (PEB)
อบความร้อนหลังรับแสง ~110–120°C เพื่อขับเคลื่อนตัวเร่งกรด (PAC/PAG Diffusion) ช่วยลดปัญหารอยแทรกสอดคลื่นนิ่ง (Standing Wave Effect)
6
Development
จ่ายสารละลายด่างอินทรีย์ TMAH (Tetramethylammonium Hydroxide 2.38%) ล้างละลายส่วนที่ทำปฏิกิริยาแสงออกมา
7
Hard Bake + Inspection
อบไล่น้ำอุณหภูมิสูงขึ้นเล็กน้อยเพื่อเพิ่มแรงต้านทางกายภาพของฟิล์ม ก่อนส่งตรวจ CD และข้อบกพร่อง

04 EUV Lithography

EUV ใช้แสง wavelength 13.5 nm สร้างโดย Laser-Produced Plasma (LPP) — ยิง CO₂ laser ความถี่สูงเข้า tin droplet เกิด plasma ปล่อยแสง EUV

⚠️
EUV ต้องทำงานใน Vacuum
แสง EUV ถูก absorb โดยอากาศและน้ำทุกชนิด optical path ทั้งหมดต้องอยู่ใน ultra-high vacuum เครื่อง ASML NXE มีขนาดเท่ารถบัส 2 คัน ราคา ~$150–350M ต่อเครื่อง
รุ่น NA Resolution Throughput Node
ASML NXE:3600D 0.33 ~13 nm 170 wph 7nm–3nm
ASML EXE:5000 (High-NA) 0.55 ~8 nm ~90 wph 2nm–A16

05 Multiple Patterning

เมื่อ DUV 193nm ไม่สามารถ resolve pattern เล็กพอ จึงใช้วิธี pattern ซ้ำหลายรอบเพื่อให้ได้ pitch ที่เล็กกว่าจุดแสง

เทคนิค Pitch Reduction Node Cost
LELE (2x expose) ÷2 20nm–14nm Medium
SADP (Self-Aligned Double) ÷2 10nm–7nm High
SAQP (Self-Aligned Quad) ÷4 7nm (w/o EUV) Very high
EUV Single Exposure ÷1 (direct) 7nm–2nm ASML cost

06 Alignment, Overlay & CD Control

Overlay คือระดับความแม่นยำในการจัดวางและฉายลวดลายวงจรซ้อนทับกันระหว่างเลเยอร์ต่างๆ ซึ่งที่โหนดขั้นสูงต่ำกว่า 3nm อุตสาหกรรมชิปต้องการค่าความผิดพลาดสะสมของ Overlay (Overlay Budget) ต่ำกว่า 1 nm (เทียบเท่าขนาดอะตอมซิลิคอนเพียงไม่กี่ตัว)

ฟิสิกส์การจัดตำแหน่งสองฝั่งแผ่นเวเฟอร์ (Wafer Alignment Technologies)

  • Top-Side Alignment (TSA): การจัดแนวโดยใช้แสงย่านมองเห็น (Visible Light - VIS) เพื่อตรวจจับเครื่องหมายจัดแนว (Alignment Marks) บนผิวหน้าของเวเฟอร์ในทิศทางเดียวกัน เหมาะสำหรับโครงสร้างระนาบแบบ 2D ทั่วไป
  • Back-Side Alignment (BSA): เทคนิคสำคัญสำหรับการสร้างระบบ MEMS และชิป 3D Stacked โดยการส่องแสงย่านอินฟราเรด (Infrared Light - IR) ทะลุแผ่นซิลิคอนเพื่อสแกนและจัดแนวลวดลายที่ฝังหรือสลักไว้ด้านหลังเวเฟอร์ให้ตรงกับหน้ากากด้านหน้าอย่างแม่นยำ

4 ชนิดรูปแบบความผิดพลาดในการทับซ้อน (Overlay Error Profiles)

รูปแบบข้อบกพร่อง สัญลักษณ์ คำอธิบายทางกายภาพ
Translation (การเยื้องตำแหน่ง) $\Delta x, \Delta y$ การเลื่อนตัวออกห่างแนวของลวดลายทั้งชิ้นในระนาบแนวตั้งหรือแนวนอน
Rotation (การหมุนเบี่ยงเบน) $\theta$ การบิดทำมุมระหว่างชั้นเลเยอร์ขอบด้านบนกับขอบด้านล่าง
Magnification (ความคลาดเคลื่อนกำลังขยาย) Scale Error ความยาวของสเกลลวดลายขยายตัวหรือหดตัวไม่เท่ากันจากผลของอุณหภูมิหรือความเครียดฟิล์ม
Non-linear Distortion (การบิดเบี้ยวเฉพาะจุด) Distortion การโก่งตัวหรือบิดงอเฉพาะส่วนในแนวผิวหน้าเวเฟอร์ที่ไม่เป็นเส้นตรง ทำให้แก้ไขชดเชยได้ยากที่สุด
OVERLAY BUDGET RULE
Overlay < CD / 4
CD = Critical Dimension — ตัวอย่าง: CD = 5nm ต้องการ overlay <1.25 nm
💡
AI ช่วย Overlay Control
ASML และ TSMC ใช้ ML ทำนาย wafer distortion และ compensate overlay error ล่วงหน้า ลด overlay error ได้ 30–50%