IC FABRICATION FLOWTest & Package

STEP 08 OF 09 — ASSEMBLY, TEST & PACKAGING

Test &
Package

อ่าน 13 นาที OSAT / Chiplet อัพเดท 2026

Wafer Probe, Dicing, Packaging — ขั้นตอนสุดท้ายก่อนส่ง Chip ถึงมือลูกค้า และ Advanced Packaging ที่กำลังเปลี่ยนอุตสาหกรรม

01 ATP Overview

หลังจาก wafer ผ่าน fabrication ทั้งหมดแล้ว ต้องผ่านการทดสอบและบรรจุหีบห่อก่อนส่งลูกค้า เรียกรวมว่า Assembly, Test, and Packaging (ATP) หรือ OSAT

🏭

OSAT Industry

บริษัท OSAT ชั้นนำ เช่น ASE, Amkor, JCET รับ wafer จาก foundry มา package และ test ก่อนส่ง fabless company เช่น Qualcomm, Apple, AMD — มูลค่าตลาด ~$40B ต่อปี

Wafer Probe Test (EWS)

Test ทุก die บน wafer ก่อน dicing ด้วย Probe Card + ATE

Dicing

ตัด wafer เป็น individual die ตาม Scribe Line

Die Attach & Wire Bond / Flip Chip

ติด die บน substrate เชื่อมต่อด้วย wire bond หรือ solder bump

Molding

หุ้ม die ด้วย epoxy mold compound ปกป้องจาก moisture และ mechanical stress

Final Test & Marking

Test packaged chip, speed binning, laser mark part number

📍 CAREER ROADMAP CONTEXT

STAGE 06 — BEOL & METALLIZATION: Back-End-Of-Line Interconnects
Damascene process (single/dual damascene), Cu electroplating, barrier metals (TaN/Ta/TiN), low-k dielectrics (SiOC, SiCOH), air gaps; BEOL stack optimization, electromigration reliability
Equipment: Novellus CVD, KLA-Tencor ETCH-metric, Hitachi SEM
Path: Process / Fab Engineer, Test Engineer (ATE / DFT), Power Semiconductor Engineer

02 Wafer Probe Test

ก่อน dicing ต้อง test ทุก die บน wafer เพื่อ mark die ที่ fail ไม่ต้อง package สิ้นเปลือง

PROBE CARD

Probe Card

MEMS spring probe หรือ cobra needle สัมผัส pad ของ die โดยตรง — 1000+ contacts พร้อมกัน

TESTER

ATE (Automated Test)

ส่ง test vector ตรวจ functional + parametric + leakage เก็บ wafer map

⚠️

Wafer-Level Burn-in

บาง chip ต้องทำ burn-in ที่ elevated temperature + voltage เพื่อคัด early failure (Infant Mortality) ออกก่อน package

03 Wafer Dicing

wafer จะถูกตัดเป็น individual die โดยตัดตาม Scribe Line ที่เว้นไว้รอบ die

เทคนิค	Kerf Width	ข้อดี	ใช้กับ
Diamond Blade Saw	~50–80 μm	ราคาถูก, mature	Standard die
Laser Dicing	~10–20 μm	kerf เล็ก, ไม่มี debris	Thin wafer, LED
Stealth Dicing	~5–10 μm	ไม่มี kerf จริง, clean edge	Memory, MEMS
Plasma Dicing	<5 μm	kerf เล็กมาก, high speed	Advanced packaging

04 IC Packaging

Package ปกป้อง die จากสภาพแวดล้อม และเชื่อมต่อ die กับ PCB

Package	Connection	ข้อดี	ตัวอย่าง
Wire Bond (QFP/BGA)	Gold/Cu wire	ราคาถูก, mature	MCU, memory
Flip Chip BGA	Solder bump	Performance สูง, I/O เยอะ	CPU, GPU, AP
Wafer Level CSP	Redistribution + bump	เล็กที่สุด	RF, PMIC, sensors
SiP (System-in-Package)	Mixed	Integration สูง	Apple Watch

05 Final Test

หลัง package แล้วต้อง final test อีกครั้งที่ operating condition จริง

HANDLER

IC Handler

หยิบ packaged IC ใส่ test socket อัตโนมัติ ความเร็ว >10,000 units/hr

BURN-IN

Burn-in Test

test ที่ high temp + voltage นาน 48–168 ชั่วโมง คัด early failure ออก

BINNING

Speed Binning

คัดแยกตาม max frequency ที่ผ่าน — ได้ i9 vs i7 vs i5 จาก wafer เดียวกัน

MARKING

Laser Marking

Laser mark part number, date code, speed grade บน package

💡

Speed Binning คืออะไร?

Chip ทุกตัวมาจาก wafer เดียวกัน แต่ test ที่ความเร็วต่างกัน — ตัวที่ทำงานได้ที่ 5GHz ขาย Core i9, ตัวที่ได้แค่ 3.5GHz ขายเป็น i5 ราคาต่างกันหลายเท่า

06 Advanced Packaging — อนาคตของอุตสาหกรรม

เมื่อ transistor scaling ชะลอลง Advanced Packaging กลายเป็นทางออกในการเพิ่ม performance ด้วย Chiplet Architecture

เทคนิค	บริษัท	คำอธิบาย
2.5D Interposer	TSMC CoWoS	Chiplets บน Si interposer — AMD Instinct MI300
3D Stacking	TSMC SoIC, Intel Foveros	Die ซ้อนกันตรงๆ — Intel Meteor Lake
HBM Memory	SK Hynix, Samsung	DRAM stack ติดข้าง logic die บน interposer
Fan-out WLP (FOWLP)	TSMC InFO, ASE FOCoS	Apple A-series, Qualcomm — บาง, performance สูง

🚀

Chiplet Era

แทนที่จะสร้าง monolithic chip ขนาดใหญ่ บริษัทอย่าง AMD, Intel, Apple แยก function เป็น chiplet เล็กๆ แล้ว package รวมกัน ลดต้นทุน เพิ่ม yield และ mix-and-match process nodes