Yield Modelling & DOE:
Yield Modelling & DOE
01 บทนำ: Yield Doe คืออะไร
ในโลกของการผลิตเซมิคอนดักเตอร์ Yield (อัตราผลตอบแทน) คือดัชนีชี้วัดที่สำคัญที่สุดของความสำเร็จในระดับโรงงาน (Fab) Yield DOE (Design of Experiments) เป็นกระบวนการวางแผนและวิเคราะห์การทดลองอย่างเป็นระบบเพื่อหาค่า Optimum parameters ในแต่ละขั้นตอนการผลิต โดยมีเป้าหมายเพื่อกำจัด Random defects และ Systematic failures ที่เกิดขึ้นในขั้นตอน FEOL, MOL และ BEOL
ความท้าทายในปัจจุบันคือการทำงานบน Node การผลิตที่ซับซ้อนอย่าง TSMC N3E หรือ Samsung SF2 ซึ่งความแปรปรวนเพียงเล็กน้อยในกระบวนการ Etch หรือ CMP อาจนำไปสู่ Yield Loss มหาศาล ดังนั้น Yield DOE จึงเป็นเครื่องมือเชิงกลยุทธ์ที่ใช้เพื่อหาปฏิสัมพันธ์ (Interactions) ระหว่างตัวแปรต่างๆ ทำให้วิศวกรสามารถรักษาเสถียรภาพของกระบวนการในสภาวะที่สเกลของอุปกรณ์เล็กลงเรื่อยๆ
FEOL/MOL/BEOL integration — ทุก process step ต้องไม่ขัดกัน; yield model (Poisson, negative binomial); Cpk analysis; DOE (Design of Experiments); IC manufacturing overview
Equipment: Tools: JMP / Minitab (SPC), KLA Klarity, Synopsys Yield Explorer
Path: Process / Fab Engineer
02 หลักการพื้นฐาน
ทฤษฎีพื้นฐานของ Yield Management เริ่มต้นจากการคำนวณความน่าจะเป็นของข้อผิดพลาดบนเวเฟอร์ โดยมักใช้โมเดล Poisson Distribution สำหรับ defect density ต่ำๆ หรือ Negative Binomial Distribution สำหรับกรณีที่ Defect กระจุกตัวอยู่เป็นกลุ่ม (Clustering) ซึ่งแสดงด้วยสูตร:
โดยที่ $Y$ คือ Yield, $A$ คือพื้นที่ของชิป, $D$ คือความหนาแน่นของ Defect และ $\alpha$ คือ Cluster parameter การวิเคราะห์ DOE ยังต้องอาศัย Cpk (Process Capability Index) เพื่อวัดว่ากระบวนการมีความสามารถในการผลิตได้ตามค่า Spec ที่กำหนดเพียงใด โดยค่า Cpk ควรมีค่ามากกว่า 1.33 ถึง 1.67 เพื่อยืนยันว่ากระบวนการอยู่ในสภาวะควบคุม (Statistical Process Control)
03 กระบวนการและขั้นตอน
กระบวนการ Yield DOE เริ่มต้นจากการทำ Factorial Design เพื่อคัดเลือกปัจจัย (Factors) ที่มีนัยสำคัญต่อผลลัพธ์ เช่น อุณหภูมิใน Furnace, แรงดัน Plasma ใน Etcher หรือ Slurry flow rate ในเครื่อง CMP วิศวกรจะออกแบบการทดลองเพื่อจำกัดจำนวนรอบการวิ่ง (Runs) ผ่านโปรแกรมวิเคราะห์ข้อมูล เพื่อหา Main Effects และ Interaction Effects ของแต่ละตัวแปร
เมื่อได้ผลลัพธ์ วิศวกรจะทำการสร้าง Response Surface Methodology (RSM) เพื่อหาค่า Optimum Point ในพื้นที่การทำงาน (Operating Window) การทำ Integration ของแต่ละขั้นตอนต้องมีการตรวจสอบความเข้ากันได้ (Compatibility) เพื่อไม่ให้กระบวนการใน BEOL ไปรบกวนโครงสร้าง FEOL ที่สร้างไว้ก่อนหน้า โดยใช้ระบบ Inline Metrology ตรวจวัดเป็นระยะเพื่อปรับจูน Loop การผลิตให้มีค่าเฉลี่ยใกล้เคียงกับเป้าหมายที่สุด
04 เทคนิคขั้นสูง
ในระดับ Sub-5nm, ปัญหาหลักคือ Parasitic Capacitance และ Resistance ที่เกิดขึ้นจากความคลาดเคลื่อนเพียงนาโนเมตรเดียว การทำ DOE จึงต้องขยายขอบเขตไปถึงระดับ Atomic Layer (เช่น ALD/ALE) ซึ่งต้องการการควบคุมอุณหภูมิและความดันที่แม่นยำสูงมาก ยิ่งไปกว่านั้น กระบวนการ Extreme Ultraviolet (EUV) Lithography ยังสร้างความท้าทายเรื่อง Stochastic Effects ที่ยากต่อการคาดเดา
แนวทางแก้ไขในปัจจุบันคือการประยุกต์ใช้ Machine Learning (ML) เข้ากับข้อมูล DOE เพื่อทำ Predictive Yield Modeling ซึ่งช่วยให้เราสามารถทำนายผลลัพธ์ของ Yield ก่อนที่จะเริ่มการผลิตจริง (Virtual Metrology) ทำให้ลดระยะเวลาการทำ Ramp-up ลงอย่างมีนัยสำคัญ แม้ในสภาวะที่มีการเปลี่ยนวัสดุใหม่ๆ เช่น High-k Metal Gate หรือ GAA (Gate-All-Around) โครงสร้างใหม่ๆ เหล่านี้
05 เครื่องมือและอุปกรณ์
ชุดเครื่องมือมาตรฐานที่ใช้ในอุตสาหกรรมประกอบด้วยซอฟต์แวร์วิเคราะห์ข้อมูลเชิงสถิติขั้นสูงอย่าง JMP และ Minitab สำหรับการทำ DOE และ SPC ในขณะที่การจัดการข้อมูล Yield ในภาพรวมจะใช้ KLA Klarity ซึ่งเป็นมาตรฐานทองคำในการรวบรวมข้อมูล Defect จากเครื่องตรวจวัดและวิเคราะห์ความสัมพันธ์ (Correlation) กับการทำงานของอุปกรณ์ใน Line
ในส่วนของเครื่องมือใน Fab (Tools) จะประกอบด้วยผู้นำตลาดอย่าง Applied Materials (AMAT) และ Lam Research สำหรับงาน Etch/Deposition, ASML สำหรับ Lithography และ Tokyo Electron (TEL) สำหรับงาน Track/Cleaning นอกจากนี้วิศวกรยังใช้ Synopsys Yield Explorer เพื่อทำ Failure Analysis และจำลองผลกระทบของ Layout บน Yield ทำให้สามารถทำ Design-for-Manufacturing (DFM) ได้อย่างแม่นยำ
06 การประยุกต์ใช้ในอุตสาหกรรม
โรงหล่อเซมิคอนดักเตอร์ชั้นนำอย่าง TSMC, Intel และ Samsung ให้ความสำคัญกับ Yield DOE เป็นหัวใจหลักในการทำ Yield Learning Curve ซึ่งเปรียบเสมือนสมรภูมิรบที่ใครสามารถเพิ่ม Yield ได้เร็วกว่าใน Node ใหม่ จะมีความได้เปรียบในการแข่งขันด้านต้นทุนมหาศาล ยิ่ง Yield สูงเท่าไร กำไรต่อเวเฟอร์ (Profit per Wafer) ก็จะยิ่งสูงขึ้น ส่งผลโดยตรงต่อเสถียรภาพของห่วงโซ่อุปทานระดับโลก
ความผิดพลาดเล็กน้อยในกระบวนการที่ไม่ได้ผ่านการทำ DOE อย่างเข้มข้นอาจนำไปสู่การทิ้งเวเฟอร์มูลค่าหลายล้านบาทต่อล็อต การจัดการกระบวนการแบบองค์รวม (Integrated Yield Management) จึงไม่เป็นเพียงเรื่องของวิศวกรรม แต่เป็นกลยุทธ์ทางธุรกิจที่กำหนดทิศทางของอุตสาหกรรมอิเล็กทรอนิกส์ในระดับสากล