SemiMatrix / TOPICS / Samsung SF2
🟣 SAMSUNG — DEVELOPMENT

Samsung SF2
2nm MBCFET Technology

อ่าน 12 นาที อัพเดท Apr 2026 Advanced Node

เจาะลึกเทคโนโลยี 2nm ของ Samsung ที่ต่อยอดแนวทาง GAA/MBCFET สำหรับงาน Mobile, HPC และ Automotive รุ่นถัดไป

01 ภาพรวม Samsung SF2 (2nm MBCFET)

Samsung SF2 (Samsung Foundry 2nm) คือแพลตฟอร์มการผลิตระดับ 2 นาโนเมตรที่ใช้สถาปัตยกรรมทรานซิสเตอร์แบบ MBCFET™ (Multi-Bridge Channel FET) รุ่นที่ 3 (ต่อยอดมาจาก 3GAE และ 3GAP ในยุค 3nm) โดย Samsung เป็นผู้ผลิตรายแรกของโลกที่เริ่มนำเทคโนโลยี Gate-All-Around (GAA) Nanosheet เข้าสู่การผลิตเชิงพาณิชย์ตั้งแต่ปี 2022

จุดเด่นของ Samsung ในยุค 2nm คือการนำเสนอบริการแบบ Turnkey Integrated Solution ที่ผนวกรวมความเชี่ยวชาญทั้ง 3 ด้านของกลุ่มบริษัทไว้ในแพ็กเกจเดียว: หน่วยความจำแบนด์วิดท์สูง (HBM3e / HBM4), โรงหล่อตรรกะขั้นสูง (SF2 Foundry), และ การบรรจุภัณฑ์ขั้นสูง 2.5D/3D (I-Cube / SAINT) ซึ่งช่วยลดระยะเวลา Time-to-Market ให้แก่ผู้พัฒนาชิป AI Accelerators และ Automotive ADAS

💡
จุดแข็งเชิงวิศวกรรมของ MBCFET™ Nanosheet
MBCFET™ ช่วยให้นักออกแบบวงจรสามารถปรับขนาดความกว้างของแผ่น Nanosheet (Wsheet ตั้งแต่ ~15nm ถึง ~55nm) ได้อย่างต่อเนื่องตามความต้องการของแต่ละ Logic Gate ต่างจาก FinFET ที่ถูกจำกัดด้วยการเพิ่มจำนวนฟินเป็นจำนวนเต็ม (Discrete Fin Quantization)

02 สถานะการผลิต: EARLY HVM & YIELD RAMP 🔴

สถานะ: EARLY HVM & YIELD OPTIMIZATION

สายการผลิตหลักเดินเครื่อง ณ Pyeongtaek Campus (Line 3 & Line 4, เกาหลีใต้) และ Fab S3 (Hwaseong) โดย Samsung กำลังเร่งปรับปรุงค่าผลผลิต (Yield) ผ่านกระบวนการ SF2P (Performance Enhanced) และเตรียมความพร้อมสำหรับโรงงานแห่งใหม่ใน Taylor, Texas (USA) เพื่อรองรับลูกค้า AI ในอเมริกาเหนือ

03 🌉 MBCFET™ (Multi-Bridge Channel FET) Architecture

MBCFET™ คือชื่อสิทธิบัตรเฉพาะของ Samsung สำหรับโครงสร้างทรานซิสเตอร์แบบ GAA Nanosheet โดยใช้แผ่นซิลิคอนรูปทรงสะพานแบนราบหลายชั้นวางเรียงซ้อนกันในแนวตั้ง

คุณสมบัติเด่นของ MBCFET™ รุ่นที่ 3 บน SF2

  • 4-Sided Electrostatic Gate Enclosure: เกตและชั้นฉนวน High-k (HfO₂) โอบล้อมรอบแผ่นซิลิคอนทั้ง 4 ด้านอย่างสมบูรณ์แบบ ขจัดกระแสไฟฟ้ารั่วไหลใต้ฐาน (Sub-threshold Leakage) ลดค่า Subthreshold Swing ลงเหลือ ~64 mV/dec
  • Continuous Width Scaling: ปรับความกว้างของแต่ละเลเยอร์ได้อิสระ: แผ่นกว้างสำหรับ Power-critical / High-drive logic (เช่น Clock Buffers) และแผ่นแคบสำหรับ Ultra-low power / High-density logic (เช่น SRAM Bitcells)
  • Drive Current สูงขึ้น +12–15%: ให้กระแสต่อหน่วยพื้นที่สูงกว่า FinFET 3nm ส่งผลให้เพิ่มความเร็วในการประมวลผลที่แรงดันไฟฟ้าต่ำ (Vdd ~0.65V–0.7V)

04 Roadmap ตระกูล 2nm และ 1.4nm (SF2 & Beyond)

Samsung ได้วางแผนผังการพัฒนาโหนดระดับ Angstrom ไว้อย่างชัดเจนเพื่อตอบสนองการประมวลผลยุคใหม่อย่างครอบคลุม:

โหนด กำหนดการ HVM นวัตกรรมหลัก กลุ่มเป้าหมาย
SF2 (Baseline) 2025–2026 MBCFET Gen 3, CPP ~46nm, Density +15% vs SF3 Mobile SoCs, AI Edge Processors
SF2P (Performance) 2026 ปรับปรุง Yield, เพิ่มความถี่สัญญาณนาฬิกา +12%, Power -25% High-Performance Computing (HPC), Data Center Server
SF2A (Automotive) 2026–2027 AEC-Q100 Grade 1 Compliance, ทนความร้อนสูง (-40°C ถึง +150°C) Autonomous Driving, ADAS, Cockpit Controllers
SF2Z (BSPDN) 2027 Backside Power Delivery Network (BPDN) ครั้งแรกของ Samsung AI Accelerators, Exascale Cloud Supercomputers
SF1.4 (1.4nm) 2027–2028 Nanosheet 4–5 ชั้น, High-NA EUV (0.55 NA), Sub-20nm Pitch Next-Gen Sub-1.4nm Angstrom Computing

05 กลุ่มลูกค้า พันธมิตร AI และความร่วมมือ Turnkey

Samsung Foundry เดินหน้าดึงดูดสตาร์ตอัปและบริษัทชั้นนำในตลาด AI Accelerators และ Automotive ด้วยการนำเสนอแพ็กเกจ One-Stop Solution:

ลูกค้า / พันธมิตร ชิป / โครงการ ข้อได้เปรียบที่เลือกใช้ Samsung SF2
Rebellions (AI NPU) REBEL AI Accelerator ผสานชิปประมวลผล SF2 เข้ากับหน่วยความจำ HBM3e บนแพ็กเกจ I-Cube
Tenstorrent (Jim Keller) Next-Gen RISC-V AI Chiplets ความคุ้มค่าและ PPA ที่ยืดหยุ่นของสถาปัตยกรรม MBCFET
DeepX & Edge AI Startups Smart Vision & Robotics SoC ประสิทธิภาพการประหยัดพลังงานในระดับ Ultra-Low Power
Samsung System LSI Next-Gen Flagship Exynos โปรเซสเซอร์สำหรับสมาร์ทโฟนระดับพรีเมียม
Automotive Tier-1 & OEMs Custom Autonomous Driving ICs ความน่าเชื่อถือสูงตามมาตรฐานความปลอดภัยยานยนต์ (SF2A)

06 เปรียบเทียบกับคู่แข่งในระดับ 2nm

คุณสมบัติ Samsung SF2 TSMC N2 Intel 18A
สถาปัตยกรรม Transistor MBCFET™ GAA (4 ด้าน) Nanosheet GAA (4 ด้าน) RibbonFET GAA (4 ด้าน)
ประสบการณ์ผลิต GAA ✅ สะสมตั้งแต่ปี 2022 (SF3) 🟡 เริ่มใช้ครั้งแรกบน N2 🟡 เริ่มใช้ครั้งแรกบน 18A
Backside Power (BSPDN) 🟡 มีใน SF2Z (2027) ❌ ไม่มีใน N2 (มีใน A16) ✅ PowerVia (เริ่มใช้แล้ว)
Density Target ~280–330 MTr/mm² ~340 MTr/mm² ~310–360 MTr/mm²
Turnkey Capability Logic + HBM + Packaging ในที่เดียว Logic + Packaging (ซื้อ HBM จากภายนอก) Logic + Packaging (ซื้อ HBM จากภายนอก)

07 ข้อดีและข้อจำกัดเชิงกลยุทธ์

✅ ข้อดี (Strengths)
  • One-Stop Turnkey Foundry: ให้บริการทั้ง SF2 Logic, HBM3e/HBM4 Memory, และ 2.5D I-Cube Packaging จากผู้ผลิตรายเดียว
  • ประสบการณ์ GAA ที่ยาวนาน: ปรับปรุงสูตรเคมีและการแกะสลัก Nanosheet มาหลายเจเนอเรชัน
  • ความยืดหยุ่นเชิงพาณิชย์: มีข้อเสนอต้นทุนและการจัดสรรกำลังผลิตที่น่าดึงดูดสำหรับลูกค้ารายใหม่
❌ ข้อจำกัด (Limitations)
  • Yield Learning Curve: การรักษาความสม่ำเสมอของผลผลิตในเวเฟอร์ขนาดใหญ่ยังเป็นโจทย์สำคัญ
  • IP Ecosystem Maturity: ระบบนิเวศ SAFE กำลังเร่งพัฒนาเพื่อไล่ตามความครอบคลุมของ TSMC OIP
  • ความเชื่อมั่นของลูกค้ารายใหญ่: ลูกค้า HPC ขนาดใหญ่ยังคงมีความระมัดระวังในการย้ายสายการผลิต

08 กระบวนการผลิต MBCFET™ Process Integration

การผลิต MBCFET บน SF2 อาศัยขั้นตอนทางเคมีและฟิสิกส์ที่มีความแม่นยำระดับชั้นอะตอมเดี่ยว (Atomic Layer Precision):

1
Epitaxial Superlattice Growth
ปลูกผลึกสลับชั้นระหว่าง Silicon (Si) และ Silicon-Germanium (Si0.7Ge0.3) ด้วยเครื่อง MOCVD/UHV-CVD เพื่อสร้างโครงสร้าง Nanosheet 3–4 ชั้น
2
EUV Fin & Gate Patterning
ใช้เครื่อง ASML EUV สแกนลวดลายด้วยความยาวคลื่น 13.5nm กำหนดขนาดความกว้าง Nanosheet (Wsheet) และความยาวเกต (Lg)
3
Highly Selective SiGe Sacrificial Release Etch
ใช้ก๊าซหรือไอระเหยกรดไฮโดรคลอริก (HCl Vapor / Isotropic Plasma Etch) กัดละลายเฉพาะชั้น SiGe ออกโดยไม่ทำลายแผ่น Si ทำให้แผ่นซิลิคอนลอยตัวเป็นสะพานนาโน
4
Atomic Layer Deposition (ALD) Gate-All-Around Wrap
เคลือบชั้นฉนวน Interfacial Oxide + HfO₂ High-k Dielectric และ Work-Function Metal Gate (WFM) โอบล้อมรอบแผ่นซิลิคอนครบทั้ง 4 ด้าน
5
In-Situ Doped S/D Epitaxy & Contact Silicidation
ปลูกผลึก Source/Drain (Si:P สำหรับ n-FET, SiGe:B สำหรับ p-FET) พร้อมสร้างหน้าสัมผัส Silicide ความต้านทานต่ำพิเศษ

09 กลยุทธ์การยกระดับผลผลิต (Yield Optimization Strategy)

เพื่อเอาชนะความท้าทายด้านผลผลิตในโหนด 2nm ทาง Samsung ได้นำเทคโนโลยีการควบคุมขั้นสูงมาปรับใช้ในสายการผลิต SF2P:

ETCH UNIFORMITY
Atomic Layer Etching (ALE)
ควบคุมการกัด SiGe release ในระดับชั้นอะตอมเดี่ยว ป้องกันปัญหา Nanosheet บิดงอหรือเกาะติดกัน (Stiction/Collapse)
OVERLAY CONTROL
AI-Driven Metrology
นำระบบแมชชีนเลิร์นนิงมาวิเคราะห์ภาพถ่าย CD-SEM และ Electron-beam inspection เพื่อชดเชยค่า Overlay แบบ Real-time
ADVANCED DIELECTRIC
Atomic-scale High-k Tuning
เพิ่มความสม่ำเสมอของชั้นออกไซด์ High-k ลดปัญหา Trap States และขจัดความแปรปรวนของแรงดัน Threshold (Vth Mismatch)
SF2P RAMP
Yield Target >70%
ผลักดันกระบวนการ SF2P สู่ระดับ Yield เสถียรภาพ เพื่อพร้อมรับคำสั่งซื้อชิปปริมาณมหาศาลจากลูกค้าภายนอก

10 SF2Z & Backside Power Delivery (BPDN)

Samsung SF2Z (เป้าหมายปี 2027) จะเป็นโหนดแรกของ Samsung ที่ผสานรวมเทคโนโลยี Backside Power Delivery Network (BPDN) เข้ากับ MBCFET:

BACKSIDE VOLTAGE DROP ADVANTAGE
Vdrop = Ipeak × RBPDN  (ΔR > -35%)
การย้ายสายไฟ VDD/VSS ไปไว้ด้านหลังเวเฟอร์ช่วยลดความต้านทานไฟฟ้ากระแสสลับและคลายความแออัดของสายสัญญาณด้านหน้า เพิ่ม Logic Area Efficiency ได้ ~15%
// QUICK QUIZ
สถาปัตยกรรม MBCFET™ ของ Samsung มีข้อได้เปรียบหลักเหนือ FinFET ในแง่ใด?