🔴 TSMC — PRODUCTION

TSMC N3E
3nm FinFET Technology

อ่าน 22 นาที อัพเดท Apr 2026 Advanced Node

เจาะลึกโหนด 3nm FinFET รุ่น production ของ TSMC ซึ่งเป็นฐานสำคัญของชิปมือถือ คอมพิวเตอร์ และงานประมวลผลประสิทธิภาพสูงในช่วงปี 2024–2026

01 ภาพรวม TSMC N3E

TSMC N3E (N3 Enhanced) เป็นเทคโนโลยีการผลิตระดับ 3nm ที่อยู่ในการผลิตจริง (High-Volume Manufacturing) ตั้งแต่ปลายปี 2023 เป็นรุ่นปรับปรุงจาก N3 ดั้งเดิมที่ผลิตง่ายกว่า (yield สูงกว่า) และมีต้นทุนต่ำกว่า จุดสำคัญของ N3E คือการเป็นโหนดที่ช่วยให้ลูกค้าได้ประโยชน์จากการย่อขนาดระดับ 3nm โดยลดความเสี่ยงด้านการผลิตลงเมื่อเทียบกับเวอร์ชันแรกของแพลตฟอร์ม N3

💡

ทำไม N3E ถึงสำคัญ?

N3E เป็นหนึ่งในโหนดหลักของ TSMC สำหรับชิปสมาร์ทโฟน คอมพิวเตอร์ และ SoC ระดับสูง เพราะให้สมดุลที่ดีระหว่างประสิทธิภาพ ต้นทุน และความพร้อมของระบบนิเวศ

02 สถานะ: PRODUCTION ✅

สถานะ: PRODUCTION

อยู่ในการผลิตจริง (High-Volume Manufacturing) ตั้งแต่ปลายปี 2023 และกลายเป็นโหนดหลักตัวหนึ่งของ TSMC สำหรับงานเชิงพาณิชย์ระดับสูง

03 เทคโนโลยีหลัก

FinFET — ยังคงใช้โครงสร้างแบบ "ครีบปลา"

ต่างจาก Intel 18A และ Samsung SF2 ที่เปลี่ยนเป็น GAA (Gate-All-Around) แล้ว TSMC N3E ยังคงใช้ FinFET โครงสร้างแบบ "ครีบปลา" ที่พิสูจน์แล้วว่ามีความน่าเชื่อถือสูง

EUV (Extreme Ultraviolet Lithography) มากกว่า 25 Layer

ใช้เทคโนโลยี EUV Lithography ที่ความยาวคลื่น 13.5nm มากกว่า 25 Layer ช่วยแกะสลักวงจรที่ละเอียดมากขึ้นและลดขั้นตอน Multi-Patterning

N3E vs N3

คุณสมบัติ	N3 (ดั้งเดิม)	N3E (Enhanced)
Yield	ปานกลาง	สูงกว่า
ต้นทุน	สูง	ต่ำกว่า ~15%
ความเสถียร	ดี	ดีกว่า

04 ลูกค้าหลัก

แม้ TSMC จะไม่เปิดเผยข้อมูลลูกค้าทุกรายแบบละเอียด แต่ภาพรวมของ N3E ชัดเจนว่าโหนดนี้ตอบโจทย์ลูกค้าที่ต้องการ balance ระหว่าง performance, power efficiency, time-to-market และความพร้อมของ IP ecosystem มากกว่าการไล่ตัวเลขทางการตลาดเพียงอย่างเดียว

กลุ่มลูกค้า	ชิป	ผลิตภัณฑ์
🍎 Apple	A-series / M-series	iPhone, iPad, Mac
🔴 AMD	CPU / APU บางรุ่น	Client และ Data Center
📱 Mobile SoC Vendors	Flagship SoC	Smartphone ระดับสูง
🧠 AI / HPC Customers	Accelerator หรือ custom silicon บางรุ่น	Data Center / AI Module

05 เปรียบเทียบกับคู่แข่ง

การเปรียบเทียบโหนดข้ามบริษัทต้องระวังเสมอ เพราะคำว่า 3nm, 2nm หรือ 18A ไม่ได้แปลว่ามีขนาดทางกายภาพเท่ากันทุกพารามิเตอร์ การมองเฉพาะชื่อโหนดจึงไม่พอ ต้องดู transistor architecture, library track height, density, power-performance target และความพร้อมของการผลิตจริงร่วมกัน

คุณสมบัติ	TSMC N3E	Intel 18A	Samsung SF2
ขนาดโหนด	3nm	1.8nm	2nm
สถานะ	✅ Production	🟡 Ramp	🔴 Early Production
ประเภท Transistor	FinFET	RibbonFET (GAA)	MBCFET (GAA)
Density	~290M tr/mm²	~238-360M	~231-330M
ลด Power	25-30%	35-36%	~30%

06 ข้อดี / ข้อเสีย

จุดแข็งของ N3E อยู่ที่ความพร้อมเชิงอุตสาหกรรมและความเสี่ยงที่ต่ำกว่าสำหรับลูกค้าจำนวนมาก ขณะที่ข้อจำกัดหลักคือมันยังอาศัย FinFET ต่อไปในช่วงที่คู่แข่งบางรายเริ่มขยับสู่ GAA และ backside power delivery

✅ ข้อดี

ผ่านการผลิตจริงในระดับกว้าง — กระบวนการมีเสถียรภาพสูง
Ecosystem แข็งแรงมาก — EDA Tools, IP Library ครบครัน
Yield และความพร้อมเชิงพาณิชย์อยู่ในระดับแข็งแรง

❌ ข้อเสีย

ยังเป็น FinFET — scaling ถึง limit แล้ว
ไม่มี Backside Power Delivery

07 EUV Lithography ใน N3E: ทำงานอย่างไร?

N3E ใช้ EUV (Extreme Ultraviolet Lithography) ที่ความยาวคลื่น 13.5 nm มากกว่า 25 Layer ทำให้ลด multi-patterning steps ได้มากและเพิ่ม overlay accuracy เมื่อเทียบกับการพึ่ง DUV immersion เพียงอย่างเดียว ประโยชน์สำคัญไม่ใช่แค่พิมพ์ลายได้ละเอียดขึ้น แต่ยังช่วยลดความซับซ้อนของ process flow บางชั้น ลด edge placement error และช่วยให้การควบคุม variability ดีขึ้นในระดับหนึ่ง

LIGHT SOURCE

Laser-Produced Plasma

ยิง CO₂ Laser ที่ Tin droplet ได้ EUV plasma 13.5 nm — ต้องทำใน Vacuum สมบูรณ์

MASK

Reflective Mask (EUV)

ใช้ Multilayer Mirror (Mo/Si) แทน Transmission Mask ของ DUV — Defect-free mask คือ bottleneck

RESIST

Chemically Amplified Resist

ต้องการ EUV-optimized photoresist ที่มี LER (Line Edge Roughness) ต่ำ — งานวิจัยสำคัญ

TOOL

ASML NXE:3600D

EUV Scanner รุ่นหลักที่ TSMC ใช้ — throughput ~170 wafer/hr, NA = 0.33

💡

High-NA EUV คืออะไร?

ASML Twinscan EXE:5000 (High-NA EUV, NA=0.55) จะเริ่มใช้ใน N2 และ Beyond — ให้ resolution สูงขึ้น ~70% ลด Overlay Error แต่ cost ต่อ wafer สูงขึ้นมาก

08 Roadmap: จาก N3E สู่ N2 และ A16

N3E ไม่ได้เป็นปลายทางของ TSMC แต่เป็นสะพานสำคัญไปสู่ยุค GAA และ backside power delivery ลูกค้าที่เลือก N3E ในวันนี้มักมองต่อไปถึง path การย้าย design, IP และ signoff methodology ไปยัง N2/N2P/A16 ในอนาคตด้วย

Node	ปีเริ่ม HVM	Transistor	จุดเด่น
N3E	2023	FinFET	Mature FinFET, Yield ดี, Ecosystem ครบ
N3P	2024	FinFET	Performance +5%, Power -5% จาก N3E
N2	2025	GAA (Nanosheet)	TSMC เปลี่ยนมา GAA ครั้งแรก, Density สูงขึ้น 15%
N2P	2026	GAA	Performance tier ของ N2
A16	2026	GAA + BSPDN	Backside Power Delivery Network ครั้งแรกของ TSMC

📊

BSPDN (Backside Power Delivery Network) คืออะไร?

แทนที่จะเดิน power rail บน front-side metal ซึ่งแย่งพื้นที่กับสัญญาณ BSPDN จะย้าย rail ไปด้านหลัง wafer ช่วยลด IR drop เพิ่ม routing density และเปิดทางให้ cell architecture ยืดหยุ่นขึ้น

09 Supply Chain & Geopolitics

TSMC N3E เป็นศูนย์กลางของ semiconductor supply chain โลก ทำให้เป็นประเด็นด้าน geopolitics อย่างหลีกเลี่ยงไม่ได้ สำหรับลูกค้า HPC, smartphone และ AI accelerator ความเสี่ยงจึงไม่ได้มีแค่เรื่อง transistor หรือ yield แต่รวมถึงความต่อเนื่องของ fab capacity, advanced packaging, export control และการกระจายการผลิตทางภูมิศาสตร์ด้วย

ประเด็น	รายละเอียด	ผลกระทบ
Taiwan Concentration Risk	TSMC ผลิต N3E เฉพาะที่ Fab 18, Hsinchu	ความเสี่ยงด้านภูมิรัฐศาสตร์ ดึงดูดลงทุน Fab นอกไต้หวัน
US CHIPS Act	TSMC ลงทุน $65B สร้าง Fab Arizona (N4/N2)	เพิ่ม Capacity นอกไต้หวัน แต่ N3E ยังผลิตไต้หวัน
ASML Export Control	สหรัฐฯ จำกัดการส่งออก EUV ไปจีน	ทำให้การเข้าถึงเครื่องมือสำหรับโหนดล้ำสมัยของจีนยากขึ้นมาก
CoWoS Capacity	TSMC CoWoS packaging สำหรับ AI Chip (HBM+GPU)	Bottleneck สำคัญ — NVIDIA H100/H200 รอ CoWoS นาน

// QUICK QUIZ

TSMC N3E ต่างจาก N3 ดั้งเดิมอย่างไรที่สำคัญที่สุด?