BEYOND-SILICON MATERIALS — DEEP DIVE

2D Semiconductor Materials (MoS₂ & WSe₂)
Atomically Thin TMD Channels for Sub-1nm CMOS

2D ATOMICS

01 บทนำ: วัสดุ 2 มิติ (2D Materials) ก้าวสู่ยุค Sub-1nm

เมื่อการย่อขนาดทรานซิสเตอร์ซิลิคอน (Silicon Scaling) ก้าวข้ามสู่ระดับ Sub-1nm (ต่ำกว่า 10 Angstrom) แผ่นซิลิคอนนาโนชีทจะมีความหนาต่ำกว่า 3 นาโนเมตร ซึ่งจะทำให้การเคลื่อนที่ของพาหะ (Carrier Mobility) ลดลงอย่างรุนแรงจากปรากฏการณ์ Surface Roughness Scattering และพันธะแขวนลอย (Dangling Bonds) ที่พื้นผิว

วัสดุ 2 มิติกลุ่ม Transition Metal Dichalcogenides (TMDs) เช่น Molybdenum Disulfide ($\text{MoS}_2$) และ Tungsten Diselenide ($\text{WSe}_2$) จึงกลายเป็นวัสดุช่องนำกระแส (Channel Material) แห่งความหวังที่ถูกบรรจุในแผนแม่บท IRDS (International Roadmap for Devices and Systems) ด้วยความหนาเพียง ชั้นอะตอมเดี่ยว (~0.65 นาโนเมตร) และพื้นผิวที่ยึดเหนี่ยวด้วยแรง Van der Waals ที่สมบูรณ์แบบไร้พันธะแขวนลอย

📍 CAREER ROADMAP CONTEXT

STAGE 06 — BEYOND-SILICON INNOVATION: 2D Materials & Atomically Thin Channels
Transition Metal Dichalcogenides ($\text{MoS}_2$, $\text{WSe}_2$); 300mm MOCVD epitaxial growth; Semimetal Bi/Sb Ohmic contacts ($R_c < 100\ \Omega\cdot\mu\text{m}$); Monolayer bandgap engineering ($E_g \approx 1.6–1.9\text{ eV}$); 2D-CFET integration
Tools: Ab-initio DFT (VASP, QuantumATK), Synopsys Sentaurus 2D TCAD, IMEC 300mm 2D Pilot Line
Related: CFET Architecture · Semiconductor Physics · Leading-Edge Overview
Path: Materials Scientist, Nanotechnology Engineer, Leading-Edge Device Researcher

02 โครงสร้างและคุณสมบัติทางควอนตัม (Quantum & Band Properties)

วัสดุ TMDs มีโครงสร้างผลึกแบบรังผึ้งสามชั้น (X-M-X Sandwich: ชั้นโลหะทรานซิชัน Mo/W คั่นกลางระหว่างชั้นชาลโคเจน S/Se):

วัสดุ 2D	ประเภทการนำกระแส	Bandgap ($E_g$) Monolayer	Carrier Mobility ($\mu$)	บทบาทในวงจร CMOS
$\text{MoS}_2$ (Molybdenum Disulfide)	n-type Semiconductor	1.8–1.9 eV (Direct)	~50–100 cm²/V·s	n-FET Channel ตัวนำหลัก
$\text{WSe}_2$ (Tungsten Diselenide)	p-type / Ambipolar	1.6–1.7 eV (Direct)	~100–250 cm²/V·s	p-FET Channel ตัวนำหลัก
$\text{WS}_2$ (Tungsten Disulfide)	n-type Semiconductor	2.0–2.1 eV (Direct)	~80–140 cm²/V·s	High-Drive n-FET
Graphene (GNR)	Semimetal ($E_g \approx 0$)	0 eV (หรือมี Gap ในรูป Nanoribbon)	>10,000 cm²/V·s	Ultra-Dense Interconnects

ELECTROSTATIC NATURAL LENGTH SCALING

λ = √[ ( ε_ch / ε_ox ) × t_ch × t_ox ]

เมื่อความหนาของช่องนำกระแส (t_ch) บางลงเหลือเพียง 0.65nm ค่าความยาวธรรมชาติ (λ) จะลดลงอย่างมหาศาล ทำให้สามารถลดความยาวเกต (L_g) ลงเหลือ <5nm โดยไม่เกิด Short-Channel Effects หรือ DIBL

03 กระบวนการปลูกผลึกระดับอุตสาหกรรมบนเวเฟอร์ 300mm (MOCVD Synthesis)

การนำวัสดุ 2D มาใช้ในโรงงานเซมิคอนดักเตอร์ต้องอาศัยการปลูกผลึกระดับแผ่นเวเฟอร์ 300 มิลลิเมตร (12 นิ้ว) ด้วยเครื่อง MOCVD (Metal-Organic Chemical Vapor Deposition):

Gaseous Precursor Injection

ส่งสารตั้งต้นอินทรีย์โลหะ Molybdenum Hexacarbonyl ($\text{Mo(CO)}_6$) และ Diethyl Sulfide ($(\text{C}_2\text{H}_5)_2\text{S}$) ในเตาอบสุญญากาศความดันต่ำ

Epitaxial Domain Alignment

ควบคุมการตกผลึกแบบ Oriented Grain Growth บนซับสเตรตพิเศษเพื่อลดรอยต่อขอบผลึก (Grain Boundaries) ขจัดปัญหาประจุติดกับดัก

Direct Growth or Wafer-Scale Clean Transfer

ปลูกผลึกลงบนแผ่นฉนวน High-k โดยตรง หรือใช้ฟิล์มโพลิเมอร์ประกบแล้วลอกย้าย (Automated Roll-to-Wafer Transfer) โดยไม่ทิ้งคราบสิ่งสกปรก

04 นวัตกรรมลดความต้านทานหน้าสัมผัส (Semimetallic Bi/Sb Ohmic Contacts)

อุปสรรคที่ใหญ่ที่สุดของทรานซิสเตอร์ 2D คือ Fermi Level Pinning ที่ทำให้เกิด Schottky Barrier สูงขวางการไหลของกระแสไฟฟ้าที่ขั้ว Source/Drain:

OHMIC CONTACT

Bismuth (Bi) & Antimony (Sb)

การใช้โลหะกึ่งตัวนำ Bismuth (Bi) เป็นขั้วสัมผัสช่วยขจัด Schottky Barrier ทำให้ค่าความต้านทานสัมผัสลดลงสู่ระดับ $R_c < 100\ \Omega\cdot\mu\text{m}$

HIGH-K INTEGRATION

CVD Dielectric Integration

เคลือบชั้นฉนวน HfO₂ หรือ $\text{Al}_2\text{O}_3$ บนพื้นผิว 2D โดยการใช้ Oxygen Plasma Pre-treatment อ่อนๆ ไม่ให้ทำลายชั้นผลึก

DOPING TECH

Non-Destructive Surface Doping

ใช้โมเลกุลอินทรีย์หรือชั้นออกไซด์ที่ไม่สมบูรณ์ (Sub-stoichiometric Oxide) ในการเหนี่ยวนำประจุพาหะโดยไม่ต้องยิงไอออนทำลายโครงสร้าง

CFET INTEGRATION

3D Stacked 2D-CFET

รวม n-$\text{MoS}_2$ ซ้อนทับบน p-$\text{WSe}_2$ ในโครงสร้าง CFET สร้างลอจิกเกตความหนาแน่นสูงสุดในประวัติศาสตร์มนุษยชาติ

05 ความพร้อมและแผนงานของยักษ์ใหญ่เซมิคอนดักเตอร์ (Industry Roadmap 2030+)

การวิจัยวัสดุ 2D ได้ก้าวข้ามจากห้องทดลองมหาวิทยาลัยเข้าสู่โรงหล่อระดับแถวหน้าของโลก:

TSMC: จัดตั้งโครงการวิจัย 2D Transistor ร่วมกับมหาวิทยาลัยแห่งชาติไต้หวัน (NTU) และ MIT ประสบความสำเร็จในการสาธิตชิป 2D Sub-1nm Logic Gate
IMEC (Belgium): ติดตั้งสายการผลิต 300mm 2D Pilot Line เพื่อทดสอบเครื่องมือ MOCVD อุตสาหกรรมร่วมกับ Applied Materials และ Lam Research
Intel Labs: ประกาศผลงานวิจัย 2D-based RibbonFET บนเวที IEDM เพื่อใช้เป็นทรานซิสเตอร์รุ่นปฏิวัติในยุคถัดจาก Intel 10A

06 สรุปผลกระทบต่ออนาคตแห่งการประมวลผล (Next-Gen AI & Quantum Interface)

วัสดุ 2 มิติจะไม่เพียงแค่ช่วยรักษาความต่อเนื่องของกฎของมัวร์ แต่ยังเปิดประตูสู่ ชิปประมวลผลที่มีความยืดหยุ่น (Flexible Electronics), ระบบตรวจจับชีวภาพและแสงแบบบูรณาการ (Optoelectronic Sensors), และ สถาปัตยกรรมหน่วยความจำแบบ In-Memory Computing สำหรับปัญญาประดิษฐ์ยุคถัดไป