RF & ANALOG DESIGN

RF Front-End Circuit Blocks Design

ENGINEERING

01 บทนำ: RF Front-End Circuit Blocks Design คืออะไร

ในโลกของการออกแบบวงจรรวมความถี่วิทยุ (RFIC) สถาปัตยกรรม RF Front-End (RFFE) ถือเป็นด่านหน้าที่มีความสำคัญสูงสุดในระบบสื่อสารไร้สาย ทำหน้าที่เป็นสะพานเชื่อมระหว่างสัญญาณคลื่นแม่เหล็กไฟฟ้าในอากาศและสัญญาณดิจิทัลในหน่วยประมวลผลหลัก (Baseband DSP) บล็อกวงจรหลักในภาค RFFE ประกอบด้วย Low Noise Amplifier (LNA), Mixer และ Power Amplifier (PA) ซึ่งแต่ละบล็อกมีบทบาทเฉพาะตัวในการรับส่งสัญญาณ

ความท้าทายหลักของวิศวกรออกแบบ RFIC คือการบริหารจัดการโครงข่ายที่ต้องรักษาสมดุลระดับพหุมิติ (Multi-dimensional Trade-offs) ระหว่างตัวแปรทางวิศวกรรมที่ขัดแย้งกันอย่างรุนแรง เช่น Noise Figure (NF), Gain, Linearity (IIP3/ACPR), Impedance Matching (S11/S22) และ Power Added Efficiency (PAE) ภายใต้ข้อจำกัดของแรงดันไฟเลี้ยงที่ต่ำลงเรื่อยๆ ในเทคโนโลยีระดับนาโนเมตร

การเปลี่ยนแปลงสู่ยุคการสื่อสาร 5G NR, Wi-Fi 6/7 และการเตรียมพร้อมสู่ 6G ส่งผลให้สถาปัตยกรรม RFFE ต้องรองรับแบนด์วิดท์ที่กว้างขึ้นอย่างมหาศาลและการมอดูเลตสัญญาณที่ซับซ้อนสูง (เช่น 1024-QAM หรือ 4096-QAM) การทำความเข้าใจพฤติกรรมทางฟิสิกส์ของอุปกรณ์กึ่งตัวนำไปจนถึงการจำลองวงจรในสภาวะที่ไม่เป็นเชิงเส้น (Non-linear Simulation) จึงเป็นทักษะวิชาชีพขั้นสูงที่จำเป็นสำหรับวิศวกรออกแบบ RF / Analog IC ยุคใหม่

📍 CAREER ROADMAP CONTEXT

STAGE 03 — RF CIRCUIT DESIGN: LNA, Mixer, PA & PLL
LNA topologies (CS inductive source degeneration, cascode) — NF, gain, linearity (IIP3) tradeoff; mixer (Gilbert cell, passive mixer); PA classes (A/AB/B/E/F) — PAE, Psat, ACPR; VCO (LC-tank, ring) & PLL (charge-pump, type-II)
Tools: Cadence SpectreRF (PSS, PAC, PNOISE, PXF analyses)
Related: PA Design (Classes & PAE) · Mixer & Frequency Conversion · VCO & PLL Synthesis
Path: RF / Analog IC Engineer

02 หลักการพื้นฐาน

หลักการทำงานทางฟิสิกส์และคณิตศาสตร์ที่ควบคุมบล็อกวงจรแต่ละส่วนใน RF Front-End สามารถอธิบายอย่างเป็นระบบได้ดังนี้:

1. Low Noise Amplifier (LNA): อิงตามสมการของ Friis สำหรับ Noise Figure รวมของระบบรับสัญญาณเพื่อแสดงว่า Gain ของ LNA ($G_1$) มีผลอย่างยิ่งต่อการลด Noise ของบล็อกถัดไป:

$NF_{total} = NF_1 + \frac{NF_2 - 1}{G_1} + \frac{NF_3 - 1}{G_1G_2} + \dots$

สำหรับการออกแบบที่ใช้สถาปัตยกรรม Inductive Source Degeneration เพื่อสร้างอิมพีแดนซ์อินพุตให้เท่ากับ $50\,\Omega$ โดยไม่ใช้ตัวต้านทานที่สร้าง Thermal Noise ค่าอิมพีแดนซ์อินพุตอธิบายได้ด้วยสมการ:

$Z_{in} (s) \approx s(L_g + L_s) + \frac{1}{sC_{gs}} + \frac{g_m L_s}{C_{gs}}$

โดยที่จุด Resonance อิมพีแดนซ์อินพุตส่วนที่เป็น Real จะถูกกำหนดให้เท่ากับ $R_{in} = \frac{g_m L_s}{C_{gs}} \approx 50\,\Omega$

2. Mixer (ตัวผสมสัญญาณ): ใช้หลักการแปลงความถี่เชิงคณิตศาสตร์ (Frequency Translation) ผ่านการคูณสัญญาณคลื่นไซน์สองความถี่ ได้แก่ RF และ LO ซึ่งในทางปฏิบัติเรามักจะใช้คุณสมบัติสวิตชิ่งของทรานซิสเตอร์ในสถาปัตยกรรม Gilbert Cell Mixer โดยมีสมการ Conversion Gain อุดมคติเป็น:

$A_c = \frac{2}{\pi} g_m R_L$

และมีความสัมพันธ์ทางคณิตศาสตร์ของความถี่เอาต์พุตเป็น $|f_{LO} \pm f_{RF}|$

3. Power Amplifier (PA): ทำหน้าที่แปลงพลังงาน DC จากแหล่งจ่ายไฟไปเป็นพลังงานสัญญาณ RF เพื่อส่งออกอากาศ โดยตัวชี้วัดประสิทธิภาพหลักคือ Power Added Efficiency (PAE) คำนวณจาก:

$PAE = \frac{P_{out} - P_{in}}{P_{DC}} \times 100\%$

การจัดไบอัสในคลาสต่างๆ (A, AB, B, C, E, F) กำหนดจุดทำงาน (Conduction Angle) ที่แตกต่างกัน โดยคลาส A ให้ความเป็นเชิงเส้นสูงสุดแต่ได้ประสิทธิภาพต่ำสุด ($<50\%$) ขณะที่คลาสสวิตชิ่งเช่น คลาส E และ F ใช้โครงข่ายตัวกรองฮาร์มอนิกเพื่อป้องกันไม่ให้กระแสและแรงดันตกกระทบพร้อมกัน (Zero Voltage/Current Overlap) ช่วยให้ได้ประสิทธิภาพทางทฤษฎีสูงถึง $100\%$

03 วิธีการและเทคนิค

กระบวนการทำงานด้านวิศวกรรม (Engineering Methodology) สำหรับการออกแบบระบบ RF Front-End มีขั้นตอนที่เป็นมาตรฐานในอุตสาหกรรมดังต่อไปนี้:

ขั้นตอนที่ 1: การวิเคราะห์ข้อกำหนดของระบบ (System Budgeting)
วิศวกรจะเริ่มจากการถอดรหัสข้อกำหนดจากมาตรฐานสากล เช่น 3GPP หรือ IEEE เพื่อกำหนด Link Budget แล้วแยกย่อยเป้าหมายค่า NF, Gain, และ IIP3 ลงไปยังบล็อกย่อยของ LNA, Mixer และ PA
ขั้นตอนที่ 2: การวิเคราะห์จุดทำงาน DC (DC Bias & Load-Pull Analysis)
สำหรับ LNA และ Mixer จะเป็นการเลือกค่า $g_m$ และจุดไบอัสที่ให้ Noise Figure ต่ำสุด ($NF_{min}$) ขณะที่ PA จะดำเนินการทำ Load-Pull Simulation บนโปรแกรมจำลองเพื่อสแกนหาโหลดอิมพีแดนซ์ที่เหมาะสมที่สุด ($Z_{opt}$) ที่ให้ประสิทธิภาพ $PAE$ และกำลังเอาต์พุตสูงสุด ($P_{sat}$)
ขั้นตอนที่ 3: การสังเคราะห์โครงข่ายอิมพีแดนซ์จับคู่ (Impedance Matching Network Synthesis)
ใช้ Smith Chart เพื่อแปลงอิมพีแดนซ์อินพุตและเอาต์พุตของทรานซิสเตอร์ให้สอดคล้องกับพอร์ตอินพุตหรือเสาอากาศ $50\,\Omega$ โดยต้องออกแบบให้มีเสถียรภาพสูง ป้องกันปัญหาการเกิดออสซิลเลชันด้วยการวิเคราะห์ค่า Stern Stability Factor ($K > 1$)
ขั้นตอนที่ 4: การจำลองการทำงานในย่านเวลาและความถี่ (Periodic Simulations)
ดำเนินการจำลองด้วยระบบ Cadence SpectreRF โดยเริ่มจาก PSS (Periodic Steady State) เพื่อวิเคราะห์จุดทำงานที่มีสัญญาณคาบขนาดใหญ่ (เช่น สัญญาณจาก LO หรือสภาวะอิ่มตัวของ PA) จากนั้นทำ PNOISE เพื่อวิเคราะห์ Noise ที่ผสมในระบบ และทำ Two-Tone Test สำหรับวัดพฤติกรรม Intermodulation (IMD3) เพื่อหาค่า IIP3 และ OIP3

04 เทคนิคขั้นสูง

ในโหนดเทคโนโลยีระดับก้าวหน้า (Advanced Node Sub-5nm FinFET / GAA) และโครงสร้างวัสดุเฉพาะทาง ความท้าทายและการแก้ปัญหาเชิงลึกทวีความซับซ้อนยิ่งขึ้น:

ผลกระทบจาก Parasitic ในระดับนาโนเมตร: ที่ความถี่สูงมาก ตัวเก็บประจุและตัวต้านทานแฝง (Parasitic RC) จากสายตัวนำไฟฟ้าและคอนแทกต์มีค่าสูงจนส่งผลให้เกนของวงจรลดลงอย่างรุนแรงและเฟสสัญญาณผิดเพี้ยนไป วิศวกรจึงต้องทำ Parasitic Extraction (PEX) และจำลองโครงสร้างร่วมกับโปรแกรมคำนวณสนามแม่เหล็กไฟฟ้า 3D Electromagnetic (3D EM) เสมอ เพื่อประเมินผลกระทบของตัวเหนี่ยวนำและตัวเก็บประจุบนชิป (On-chip Inductors/Capacitors)

Advanced Architecture Techniques: เพื่อทลายข้อจำกัดดังกล่าว เทคนิคการออกแบบจึงเปลี่ยนไปสู่สถาปัตยกรรมขั้นสูง เช่น การใช้ Doherty PA ซึ่งใช้ระบบขยายสัญญาณแบบแยกสองช่องทาง (Main and Aux) เพื่อรักษาประสิทธิภาพพลังงานให้สูงแม้จะทำงานที่จุด Back-off power สำหรับสัญญาณที่มีค่า PAPR สูง และการใช้ Digital Pre-Distortion (DPD) เพื่อชดเชยความเป็น Non-linear ของ PA โดยใช้ระบบดิจิทัล

นอกจากนี้ ในฝั่ง Mixer และ LNA มีการใช้เทคนิค Current-Reuse และการออกแบบสวิตชิ่งในโหมด Passive Voltage-Mode Mixer เพื่อจำกัดการสิ้นเปลืองกระแสไฟฟ้าและลดเสียงรบกวนให้ใกล้เคียงค่าศูนย์ทางทฤษฎี ร่วมกับการทำ Body Biasing ในกระบวนการ FD-SOI เพื่อควบคุมระดับแรงดัน Threshold ($V_{th}$) ของทรานซิสเตอร์แบบเรียลไทม์

05 เครื่องมือและอุปกรณ์

การออกแบบและทดสอบวงจร RF Front-End ในอุตสาหกรรมระดับโลกจำเป็นต้องพึ่งพา Ecosystem ของเครื่องมือระดับสูง (EDA & Hardware Tools) ดังต่อไปนี้:

วงจรรวมจำลองสัญญาณ (Simulation Ecosystem): เครื่องมือหลักที่ใช้ในการวิเคราะห์พฤติกรรมความถี่วิทยุเชิงลึกคือ Cadence SpectreRF ร่วมกับ Virtuoso สำหรับออกแบบสกีมาติกและรันคำสั่ง PSS, PAC, PNOISE, PXF นอกจากนี้ยังนิยมใช้ Keysight ADS (Advanced Design System) ในการจำลองระบบ RFFE ที่ซับซ้อนและการทำ Harmonic Balance Analysis
การจำลองโครงสร้างแม่เหล็กไฟฟ้า (3D EM Solvers): เครื่องมือที่เป็นมาตรฐานสำหรับการถอดสกัดและวิเคราะห์พฤติกรรมโครงสร้างทางกายภาพ เช่น On-chip Inductors, Baluns และ Transmission Lines ประกอบด้วย Ansys HFSS, Cadence EMX และ Keysight Momentum
การตรวจสอบความถูกต้องของเลย์เอาต์ (Physical Verification & Sign-off): ซอฟต์แวร์ Siemens EDA Calibre เป็นมาตรฐานหลักสำหรับทำ DRC (Design Rule Checking), LVS (Layout vs Schematic) และ PEX (Parasitic Extraction) ร่วมกับเทคโนโลยีตรวจสอบการไหลเวียนของกระแสไฟฟ้าและแรงดันตกคร่อม (EM-IR Drop Analysis) บน Synopsys Custom Compiler
ระบบการตรวจวัดจริงในห้องปฏิบัติการ (Lab Characterization Tools): ในการทดสอบหลังจากชิปถูกผลิตออกมาแล้ว วิศวกรต้องใช้เครื่องมือวัดความละเอียดสูง เช่น Vector Network Analyzer (VNA) สำหรับวัดค่า S-Parameters, Spectrum Analyzer สำหรับวัดฮาร์มอนิกและ ACPR, และ Signal Generator ที่สามารถสร้างคลื่นความถี่สูงระดับมิลลิเมตร (mmWave)

06 การประยุกต์ใช้ในอุตสาหกรรม

ในห่วงโซ่อุปทานระดับโลก (Global Semiconductor Supply Chain) อุตสาหกรรมการออกแบบและผลิต RFFE อยู่ภายใต้ภาวะการแข่งขันที่ขับเคลื่อนด้วยต้นทุนทางเทคโนโลยีและการปฏิบัติตามมาตรฐานที่เข้มงวด:

โรงหล่อและกระบวนการผลิตหลัก (Foundry Ecosystem): ยักษ์ใหญ่เช่น TSMC, Samsung และ GlobalFoundries ต่างนำเสนอกระบวนการผลิตเฉพาะทาง เช่น RF-SOI (Silicon-on-Insulator) และ RF-CMOS เพื่อประหยัดพื้นที่ชิปและรองรับแบนด์วิดท์ระดับกิกะเฮิรตซ์ สำหรับอุปกรณ์โครงสร้างพื้นฐานระดับสถานีฐาน (Base Station) วัสดุประเภทกลุ่มแกลเลียมไนไตรด์ GaN-on-Si / GaN-on-SiC ได้เข้ามามีบทบาทหลักเนื่องจากทนแรงดันไฟฟ้าสูงและความร้อนได้ดีกว่าซิลิคอนแบบดั้งเดิม

มาตรฐานอุตสาหกรรมและการประยุกต์ใช้งานเชิงพาณิชย์: ในฝั่งอุปกรณ์พกพาและสมาร์ทโฟน 5G บริษัท Fabless ชั้นนำอย่าง Qualcomm, Broadcom, Apple และ MediaTek ต่างแข่งขันกันลดการสิ้นเปลืองพลังงานของ RFFE เพื่อยืดอายุแบตเตอรี่และขยายขอบเขตการรับสัญญาณที่ขอบเซลล์ (Cell Edge Coverage) ในขณะที่อุตสาหกรรมยานยนต์ต้องการวงจรที่ผ่านการทดสอบตามข้อกำหนดทางทหารและความปลอดภัย เช่น AEC-Q100 Grade 1/0 และมาตรฐานความปลอดภัยทางอิเล็กทรอนิกส์ในยานยนต์ ISO 26262 ซึ่งจำเป็นต่อระบบเรดาร์รถยนต์ขับเคลื่อนอัตโนมัติ (Automotive Radar 77GHz/79GHz) และระบบเชื่อมต่อ V2X (Vehicle-to-Everything)