SemiMatrix / TOPICS / RUTHENIUM & ALTERNATIVE BEOL
NANOSCALE INTERCONNECTS — ADVANCED BEOL

Ruthenium & Alternative BEOL
Sub-15nm Pitch Metallization, Semi-Damascene & Air-Gap Integration

Ruthenium (Ru) / Molybdenum (Mo) Electron Mean Free Path ($\lambda$) Semi-Damascene Subtractive Etch Air-Gap Low-k Dielectric

ตลอดเวลากว่า 25 ปี ทองแดง (Cu Dual-Damascene) คือราชาแห่งการเดินสายโลหะในชิป แต่เมื่อขนาดสายสัญญาณ M0/M1 หดเล็กลงสู่ระดับต่ำกว่า 15nm ความต้านทานของทองแดงได้พุ่งสูงขึ้นแบบเอ็กซ์โพเนนเชียลเนื่องจากปรากฏการณ์ควอนตัม Ruthenium (Ru) และ Molybdenum (Mo) จึงถูกนำมาใช้แทนที่เพื่อทะลวงกำแพงฟิสิกส์สู่โหนดระดับแองสตรอม (Angstrom Era)

📍 CAREER ROADMAP CONTEXT
STAGE 04 — BEOL INNOVATIONS: Advanced BEOL & Novel Metallization
สกัดชั้นโลหะ Ru/Mo ด้วย Semi-Damascene RIE, สร้าง Air-Gap Cavity, วางโครงข่าย Backside Power Delivery (BSPDN) และวิเคราะห์ Resistance-Capacitance (RC) Scaling ร่วมกับสถาบันวิจัยชั้นนำ (IMEC / TSMC / Intel)
Industry Equipment: Applied Materials Endura Ru PVD/CVD, Lam Research Kiyo Etch, TEL Tactras ALD
Related: Dual-Damascene Process · Backside Power Delivery (BSPDN) · Leading-Edge Nodes (N2/A16/18A) · Layout Inspector Lab
Role: Interconnect Integration Engineer / Thin Film Metallurgist / Advanced BEOL Process Lead

01 วิกฤต Copper Resistivity Wall ที่ความกว้าง < 15 นาโนเมตร

ในระดับก้อนใหญ่ (Bulk) ทองแดงมีสภาพต้านทานต่ำมาก ($\rho_{\text{bulk}} \approx 1.68\ \mu\Omega\cdot\text{cm}$) แต่เมื่อเส้นลวดถูกบีบให้แคบกว่า $15\text{ nm}$ สภาพต้านทานจริงพุ่งสูงขึ้นเกิน $25-40\ \mu\Omega\cdot\text{cm}$ เนื่องจาก:

  • ปัญหา Barrier Layer ขโมยพื้นที่: ทองแดงสามารถแพร่ซึมเข้าไปทำลายฉนวน Dielectric ได้ง่าย จึงต้องเคลือบชั้นกั้น TaN/Ta Liner ($\ge 2\text{ nm}$) รอบทิศทาง ในร่องขนาดกว้าง $10\text{ nm}$ ชั้น Liner จะกินพื้นที่หน้าตัดไปมากกว่า 50–60% เหลือเนื้อทองแดงแท้เพียงนิดเดียว
  • การกระเจิงของอิเล็กตรอน (Electron Scattering): อิเล็กตรอนชนขอบผิวโลหะและรอยต่อเกรนผลึกอย่างรุนแรง

02 ฟิสิกส์การกระเจิงอิเล็กตรอน: ทฤษฎี FS & MS Models

สภาพต้านทานของเส้นโลหะระดับนาโนเมตรเป็นไปตามทฤษฎีควอนตัม:

FUCHS-SONDHEIMER (SURFACE) & MAYADAS-SHATZKES (GRAIN) FORMULA
\rho(w, d) = \rho_0 \cdot \left[ 1 + \frac{3}{8}(1 - p)\frac{\lambda}{w} + \frac{3}{2}\frac{R_{\text{grain}}}{1 - R_{\text{grain}}}\frac{\lambda}{d} \right]
เมื่อ $\rho_0$ คือ Bulk Resistivity, $\lambda$ คือ Electron Inelastic Mean Free Path (ระยะทางเฉลี่ยที่อิเล็กตรอนวิ่งได้ก่อนชน), $w$ คือความกว้างของเส้นลวด, $d$ คือขนาดเกรนผลึก, $p$ คือพารามิเตอร์การสะท้อนที่ผิวสัมผัส ($0 \le p \le 1$), และ $R_{\text{grain}}$ คือสัมประสิทธิ์การสะท้อนที่รอยต่อเกรน

หัวใจสำคัญ: สภาพต้านทานจะเพิ่มขึ้นตามผลคูณ $\rho_0 \times \lambda$ เนื่องจากทองแดงมี $\lambda_{\text{Cu}} \approx 39\text{ nm}$ (ยาวมาก) เมื่อเส้นลวดแคบกว่า $15\text{ nm}$ อิเล็กตรอนจะชนขอบตลอดเวลา ในขณะที่ Ruthenium มี $\lambda_{\text{Ru}} \approx 6.6\text{ nm}$ และ Molybdenum มี $\lambda_{\text{Mo}} \approx 5.5\text{ nm}$ ทำให้ในมิติต่ำกว่า $12\text{ nm}$ รูทีเนียมและโมลิบดีนัมมีความต้านทานรวมที่ ต่ำกว่าทองแดงอย่างมีนัยสำคัญ

03 ตารางเปรียบเทียบคุณสมบัติทางกายภาพของโลหะ BEOL

คุณสมบัติทางฟิสิกส์ Copper (Cu) + TaN Ruthenium (Ru) Molybdenum (Mo) Cobalt (Co)
Bulk Resistivity ($\rho_0$) 1.68 $\mu\Omega\cdot\text{cm}$ 7.1 $\mu\Omega\cdot\text{cm}$ 5.3 $\mu\Omega\cdot\text{cm}$ 6.2 $\mu\Omega\cdot\text{cm}$
Mean Free Path ($\lambda$) 39.0 nm (สูงมาก) 6.6 nm (สั้นพิเศษ) 5.5 nm (สั้นที่สุด) 11.8 nm
ผลคูณ $\rho_0 \times \lambda$ 6.7 $\times 10^{-15}\ \Omega\cdot\text{m}^2$ 4.7 $\times 10^{-15}\ \Omega\cdot\text{m}^2$ 2.9 $\times 10^{-15}\ \Omega\cdot\text{m}^2$ 7.3 $\times 10^{-15}\ \Omega\cdot\text{m}^2$
ความจำเป็นของ Barrier Liner ต้องมี TaN/Ta ($\ge 2\text{ nm}$) Barrierless (ไม่ต้องมี) Ultra-thin Liner (< 1nm) Ti/TiN Liner
จุดหลอมเหลว (Melting Point) 1,085 °C 2,334 °C (ทนความร้อนสูงมาก) 2,623 °C 1,495 °C
Electromigration Activation ($E_a$) 0.8 – 1.0 eV > 2.2 eV (ทน EM สูงกว่า 100เท่า) > 2.0 eV 1.5 eV

04 กระบวนการ Semi-Damascene & Subtractive Direct Etch

เนื่องจาก Ruthenium มีความแข็งแรงทางเคมีสูง จึงไม่สามารถขัดเรียบด้วย CMP แบบดั้งเดิมได้ง่าย สถาบันวิจัย IMEC จึงพัฒนาสถาปัตยกรรม Semi-Damascene Flow:

1
Via Patterning & Ruthenium Fill (Single Damascene)
กัดรู Via ลงในชั้นฉนวน แล้วเคลือบ Ruthenium เติมเต็มรูเวียพร้อมเคลือบเป็นแผ่นฟิล์มโลหะต่อเนื่องด้านบน (Overburden)
2
Direct Subtractive RIE Etching
ใช้ High-NA EUV สแกนลวดลายหน้ากากลงบน Ruthenium โดยตรง แล้วใช้กระบวนการ Reactive Ion Etching (RIE ด้วยก๊าซ $O_2/\text{Cl}_2$) กัดเนื้อโลหะให้กลายเป็นเส้นลวดแนวตั้งที่มี Aspect Ratio สูง ($H/W > 3$)
3
Air-Gap & Dielectric Encapsulation
เคลือบชั้นฉนวนปิดทับด้านบนโดยจงใจให้เกิดโพรงอากาศสุญญากาศ (Air-Gap) ระหว่างเส้นลวดโลหะ

05 การผสาน Air-Gap Dielectric ($k = 1.0$) เพื่อลด RC Delay

เมื่อเส้นโลหะวางชิดกันที่ Pitch < 18nm ความจุไฟฟ้าคู่ควบ ($C_c$) จะพุ่งสูงจนทำให้ความเร็วตก การเปลี่ยนฉนวน Low-k SiCOH ($k \approx 2.5-2.8$) ให้กลายเป็น Air-Gap (ช่องว่างอากาศ $k \approx 1.0$) ช่วยลด Capacitance ลงได้ถึง 30–40% ซึ่งหักล้างผลของความต้านทานและทำให้ความเร็วของสัญญาณในชิปเพิ่มขึ้นอย่างมหาศาล

06 ความทนทานต่อ Electromigration ในโหนด Sub-2nm

ด้วยพันธะอะตอมที่แข็งแกร่งและจุดหลอมเหลวที่สูงกว่า $2,300^\circ\text{C}$ Ruthenium มีพลังงานกระตุ้น $E_a \approx 2.2\text{ eV}$ ทำให้สามารถรองรับความหนาแน่นกระแสไฟฟ้า $J_{\text{max}} > 10\text{ MA/cm}^2$ ภายใต้อุณหภูมิสูง $125^\circ\text{C}$ ได้อย่างปลอดภัย ขจัดปัญหา Voiding ในสาย Power Rails และ Via Stacks ได้อย่างถาวร

07 แผนการนำไปใช้จริงใน Foundry Roadmap (2026–2030)

  • TSMC A16 / A14 Nodes: นำ Ruthenium มาใช้ในส่วนของ Buried Power Rail (BPR), Nano-TSVs ของ SuperPower Backside PDN และพิจารณาใช้ Ru ในชั้น Metal 0/1
  • Intel 14A Node: ศึกษาการนำ Molybdenum และ Ruthenium มาใช้ในชั้น Middle-of-Line (MOL) และ Dense Lower BEOL
  • IMEC Roadmap: ผลักดัน Semi-Damascene Ru + Air-Gap เป็นมาตรฐานสำหรับ Sub-1nm และ CFET Transistor Generation

08 ปฏิบัติการจำลองบน Layout & 3D Inspector Lab

คุณสามารถสำรวจโครงสร้างหน้าตัด 3D Cross-Section และเปรียบเทียบขนาดพิตช์ของชั้นโลหะได้ในแล็บจำลองของ SemiMatrix:

IC Layout & Multi-Layer GDSII Inspector

สำรวจโครงสร้างสแต็กเลเยอร์โลหะ, ปรับขนาดความกว้างสายไฟ และดูผลกระทบของความต้านทาน Interconnect ในเบราว์เซอร์

เปิดห้องแล็บเลย์เอาต์ →