RF PROCESS & MATERIALS — SILICON ON INSULATOR

RF-SOI Process & Trap-Rich Substrates
High-Resistivity Wafer, Harmonic Suppression & 5G Antenna Switches

Trap-Rich HR-Si Substrates Harmonic Distortion ($HD_2/HD_3 < -90\text{dBm}$) Switch FOM ($R_{\text{on}} \cdot C_{\text{off}} < 65\text{fs}$) GlobalFoundries 45RFSOI / Tower Semi

ในสมาร์ตโฟน 5G ทุกเครื่องมีสวิตช์เลือกเสาอากาศ (Antenna Switch Modules - ASM) และวงจรจูนสายอากาศนับสิบตัว เทคโนโลยี RF-SOI (Radio Frequency Silicon-on-Insulator) ได้ครองตลาดโลกมากกว่า 90% ด้วยการใช้ซับสเตรตความต้านทานสูงพิเศษเสริมชั้น Trap-Rich Layer เพื่อขจัดสัญญาณสูญเสียในเนื้อซิลิคอน (Substrate Loss) และกดสัญญาณรบกวนฮาร์มอนิกไม่ให้ไปรบกวนคลื่นรับส่งข้อมูล

📍 CAREER ROADMAP CONTEXT

STAGE 05 — TECHNOLOGY PLATFORMS: RF-SOI & Specialty Processes
ออกแบบทรานซิสเตอร์แบบ Multi-Gate Stack ทนแรงดัน RF High-Power, วิเคราะห์ผลกระทบของ Trap-Rich Layer ต่อค่า Q-Factor ของ Inductor, วัดค่า $R_{\text{on}} \cdot C_{\text{off}}$ และทำ Layout ป้องกัน Substrate Crosstalk ด้วย Cadence Virtuoso RF
Process Technologies: GlobalFoundries 45RFSOI / 22FDX, TowerJazz RF-SOI, STMicroelectronics FD-SOI, Soitec WaveiCOM Wafers
Related: RF Blocks Design (LNA, Mixer, PA) · S-Parameters & Smith Chart · SiGe BiCMOS Platform · SPICE Circuit Lab
Role: RF-SOI Process Integration Engineer / RF Switch Designer / Specialty Foundry Specialist

01 ทำไม Bulk CMOS ดั้งเดิมจึงล้มเหลวในวงจร RF Front-End?

ในซิลิคอนแบบดั้งเดิม (Standard Bulk Silicon):

Substrate Loss รุนแรง: สภาพต้านทานของซับสเตรตต่ำมาก ($\rho \approx 10\ \Omega\cdot\text{cm}$) ทำให้พลังงานคลื่นความถี่สูงรั่วไหลลงแผ่นเวเฟอร์กลายเป็นความร้อน ส่งผลให้ค่า Q-Factor ของตัวเหนี่ยวนำ On-Chip Inductor ตกต่ำ ($Q < 10-12$) และการสูญเสียสัญญาณแทรก (Insertion Loss) สูง
Substrate Non-linearity: สนามไฟฟ้า RF ขนาดใหญ่จะเหนี่ยวนำให้เกิดชั้นประจุแปรผัน (Free Carrier Inversion Layer) ที่ผิวรอยต่อซิลิคอน ก่อให้เกิด Harmonic Distortion ($2f_0, 3f_0$) ปลอมปนออกมาจนไม่ผ่านเกณฑ์มาตรฐาน 3GPP

02 สถาปัตยกรรม RF-SOI & นวัตกรรมชั้น Trap-Rich Layer

โครงสร้างเวเฟอร์ RF-SOI ขั้นสูง (เช่น เทคโนโลยี Soitec WaveiCOM):

High-Resistivity Silicon Base (HR-Si Substrate)

ใช้เวเฟอร์ซิลิคอนที่มีความบริสุทธิ์สูงพิเศษ สภาพต้านทานมากกว่า $\rho > 1,000 - 3,000\ \Omega\cdot\text{cm}$ (สูงกว่าซิลิคอนทั่วไป 100-300 เท่า)

Trap-Rich Polysilicon Interlayer (นวัตกรรมหัวใจสำคัญ)

เคลือบชั้นโพลีซิลิคอนไร้ทิศทางที่มีความหนาแน่นของกับดักสถานะผิวสูง ($N_t > 10^{12}\text{ cm}^{-2}$) ไว้ใต้ชั้นออกไซด์ เพื่อดักจับพาหะอิสระ (Free Carriers) ไม่ให้รวมตัวกันเป็นชั้นนำไฟฟ้าภายใต้อุณหภูมิสูงและสนามไฟฟ้า RF

Buried Oxide (BOX) & Thin Silicon Film

ชั้นฉนวน $\text{SiO}_2$ หนา $0.15 - 1.0\ \mu\text{m}$ แยกทรานซิสเตอร์ออกจากซับสเตรตอย่างสมบูรณ์แบบ 100% ทำให้ คาปาซิแตนซ์ปรสิตระหว่าง Drain กับ Substrate ($C_{\text{ds, sub}}$) หายไปเกือบหมด

03 ฟิสิกส์การหักล้าง Harmonic Distortion ($HD_2, HD_3$)

เมื่อเครื่องส่งกำลังส่งสัญญาณ $+35\text{ dBm}$ ออกอากาศ ฮาร์มอนิกอันดับที่สองและสาม ($2f_0, 3f_0$) ที่สะท้อนกลับจากซับสเตรตจะต้องมีค่าต่ำกว่า $-90\text{ dBm}$ การมี Trap-Rich Layer ช่วยล็อคความต้านทานของเวเฟอร์ให้คงที่ตลอดเวลา ไม่เกิดปรากฏการณ์ความจุไฟฟ้าแปรผันตามแรงดัน (Voltage-Dependent Capacitance $C(V)$) ทำให้ระดับสัญญาณรบกวนฮาร์มอนิกลดลงต่ำกว่าเกณฑ์มาตรฐาน 3GPP เกินกว่า $20\text{ dB}$

04 Figure of Merit สำหรับ RF Switches ($R_{\text{on}} \cdot C_{\text{off}}$)

ตัวชี้วัดความเป็นเลิศของทรานซิสเตอร์สวิตช์ในย่านความถี่วิทยุ:

RF SWITCH FIGURE OF MERIT (CUT-OFF FREQUENCY)

\text{FOM} = R_{\text{on}} \cdot C_{\text{off}} \approx 50 - 75\text{ fs} \quad \implies \quad f_{\text{cutoff}} = \frac{1}{2\pi R_{\text{on}} C_{\text{off}}} > 2.5\text{ THz}

เมื่อ $R_{\text{on}}$ คือความต้านทานขณะนำกระแส (กำหนดค่า Insertion Loss $IL$) และ $C_{\text{off}}$ คือความจุไฟฟ้าขณะตัดวงจร (กำหนดค่า Isolation) ยิ่งผลคูณ $R_{\text{on}} \cdot C_{\text{off}}$ ต่ำลงเท่าใด สวิตช์จะยิ่งมีประสิทธิภาพสูงขึ้นที่ความถี่ระดับมิลลิเมตรเวฟ

05 เทคนิค Transistor Stacking ทนแรงดัน RF สวิงสูงถึง $40\text{V}_{\text{pk}}$

ในขณะที่เครื่องส่งทำงาน กำลังส่ง $3\text{ W}$ จะสร้างแรงดัน RF สวิงบนสายอากาศสูงถึง $V_{\text{peak}} \approx 30 - 45\text{ V}$ แต่ทรานซิสเตอร์ระดับนาโนเมตรตัวเดียวทนแรงดันได้เพียง $1.2 - 2.5\text{ V}$ เท่านั้น:

Stacking Core: ต่อทรานซิสเตอร์อนุกรมกัน 10 ถึง 18 ชั้น (FET Stacks) ภายในชั้น Buried Oxide (BOX)
Capacitive Gate Division: วางโครงข่ายตัวเก็บประจุแบ่งแรงดันที่ขาเกตของแต่ละทรานซิสเตอร์ เพื่อกระจายแรงดัน RF สวิงขนาดใหญ่ให้ตกคร่อมทรานซิสเตอร์แต่ละตัวเท่าๆ กัน โดยไม่มีตัวใดถูกทำลาย (Zero Breakdown)

06 นิเวศน์ผู้ผลิตและโรงหล่อระดับโลก (Foundry Ecosystem)

ผู้ผลิต / โรงหล่อ	โหนดเทคโนโลยี RF-SOI	จุดเด่นทางวิศวกรรม
GlobalFoundries	45RFSOI (45nm) & 22FDX (22nm FD-SOI)	ครองส่วนแบ่งตลาด LNA และ Antenna Tuners ในสมาร์ตโฟนเรือธงทั่วโลก
Tower Semiconductor	CS18 / TPSCo RF-SOI	เชี่ยวชาญด้าน Specialty Analog RF Switches ความทนทานสูง
Soitec	WaveiCOM Enhanced HR-SOI Wafers	ผู้นำเทคโนโลยี Smart Cut และ Trap-Rich Engineered Substrates ระดับโลก

07 การประยุกต์ใช้ในโมดูล Antenna Front-End 5G/6G

ด้วยคุณสมบัติการรวมวงจรดิจิทัล MIPI Controller, แดร็กเกอร์ LNA และสวิตช์ความเร็วสูงไว้บน Die เดียวกัน RF-SOI ได้กลายเป็นเทคโนโลยีหัวใจสำคัญของโมดูล L-PAMiD (LNA-PA Module with Integrated Duplexers) และ A-FEM (Antenna Front-End Modules) ในสมาร์ตโฟน 5G ทุกเครื่องทั่วโลก

08 ปฏิบัติการจำลองบน SPICE Circuit Lab

คุณสามารถทดสอบการทำงานของสวิตช์ความถี่สูง RF Switch และดูการตอบสนองความถี่ได้ในห้องแล็บจำลองของ SemiMatrix:

Analog & RF SPICE Simulator

จำลองวงจร RF Switch Stacking, คำนวณค่า Insertion Loss และ Isolation ในเบราว์เซอร์

เปิดห้องแล็บ SPICE →